JPH0650809B2 - モノリシツクマイクロ波集積回路用バイアス回路 - Google Patents
モノリシツクマイクロ波集積回路用バイアス回路Info
- Publication number
- JPH0650809B2 JPH0650809B2 JP16972885A JP16972885A JPH0650809B2 JP H0650809 B2 JPH0650809 B2 JP H0650809B2 JP 16972885 A JP16972885 A JP 16972885A JP 16972885 A JP16972885 A JP 16972885A JP H0650809 B2 JPH0650809 B2 JP H0650809B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bias
- distributed constant
- constant line
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はモノリシツクマイクロ波能動回路において、小
形にして簡易な直流バイアス供給回路の構成に関するも
のである。
形にして簡易な直流バイアス供給回路の構成に関するも
のである。
（従来の技術） モノリシツクマイクロ波集積回路（以下、ＭＭＩＣと称
す）はシリコン，ガリウム砒素等の基板上にトランジス
タ、ダイオード等の能動素子とＬ，Ｃ，Ｒ等からなる受
動回路を集積化したものであり、個別部品と薄膜受動回
路を組み合わせて構成するハイブリツドマイクロ波集積
回路（以下、ＨＭＩＣと称す）に比べ大幅に小形化する
ことができる。また、ＨＭＩＣでは組立て後の調整が可
能であるが、ＭＭＩＣでは形状が非常に小さいため製作
後の調整は困難である。
す）はシリコン，ガリウム砒素等の基板上にトランジス
タ、ダイオード等の能動素子とＬ，Ｃ，Ｒ等からなる受
動回路を集積化したものであり、個別部品と薄膜受動回
路を組み合わせて構成するハイブリツドマイクロ波集積
回路（以下、ＨＭＩＣと称す）に比べ大幅に小形化する
ことができる。また、ＨＭＩＣでは組立て後の調整が可
能であるが、ＭＭＩＣでは形状が非常に小さいため製作
後の調整は困難である。
第４図に従来のＭＭＩＣ能動回路の一例として、ＭＭＩ
Ｃ増幅器の構成を示す。１はトランジスタ，ＦＥＴ等の
増幅素子、２はマイクロ波インピーダンス整合回路（以
下、整合回路と称す）、３は分布定数線路、４はマイク
ロ波に対して６を接地する回路、５は直流阻止回路、６
は直流バイアス供給点である。従来のＭＭＩＣ増幅器の
構成は無調整回路を実現するため、薄膜の厚さあるいは
電極間距離のバラツキが回路の特性に対して影響するキ
ヤパシタ（ＭＩＭキヤパシタ，インタデイジタルキヤパ
シタ等）は、回路の高周波化に伴つて整合回路要素から
除外する傾向にあり、一般的にはパタンの機械的精度の
みで特性が決まる分布定数のみを用いて増幅器整合回路
２の設計が行われていた。
Ｃ増幅器の構成を示す。１はトランジスタ，ＦＥＴ等の
増幅素子、２はマイクロ波インピーダンス整合回路（以
下、整合回路と称す）、３は分布定数線路、４はマイク
ロ波に対して６を接地する回路、５は直流阻止回路、６
は直流バイアス供給点である。従来のＭＭＩＣ増幅器の
構成は無調整回路を実現するため、薄膜の厚さあるいは
電極間距離のバラツキが回路の特性に対して影響するキ
ヤパシタ（ＭＩＭキヤパシタ，インタデイジタルキヤパ
シタ等）は、回路の高周波化に伴つて整合回路要素から
除外する傾向にあり、一般的にはパタンの機械的精度の
みで特性が決まる分布定数のみを用いて増幅器整合回路
２の設計が行われていた。
増幅器は、増幅素子に所定の直流バイアスを供給するバ
イアス回路と、増幅素子を信号源または負荷に対してイ
ンピーダンス整合させる整合回路が必要である。分布定
数のみで整合回路を構成する従来のＭＭＩＣ増幅器にお
いては大別すると以下の２つのいずれかの方法によりバ
イアス回路が構成されていた。
イアス回路と、増幅素子を信号源または負荷に対してイ
ンピーダンス整合させる整合回路が必要である。分布定
数のみで整合回路を構成する従来のＭＭＩＣ増幅器にお
いては大別すると以下の２つのいずれかの方法によりバ
イアス回路が構成されていた。
(1) ３を高インピーダンス1／4波長分布定数線路、４
を低インピーダンス1／4波長分布定数線路により構成
し、整合回路とは別回路とする。
を低インピーダンス1／4波長分布定数線路により構成
し、整合回路とは別回路とする。
(2) ４を十分大きな容量を有し、電極の片側を接地さ
れた薄膜キヤパシタにより構成し、３を整合用スタブと
バイアス供給線路とに共用する。なお、このキヤパシタ
はバイアス回路の一部としてのみ使用しており、その精
度は要求されない。
れた薄膜キヤパシタにより構成し、３を整合用スタブと
バイアス供給線路とに共用する。なお、このキヤパシタ
はバイアス回路の一部としてのみ使用しており、その精
度は要求されない。
（発明が解決しようとする問題点） しかしながら、(1)については、1／4波長分布定数線路
を２個用いるため小形化に限界があること、限られたＭ
ＭＩＣチツプ面積内で増幅器を多段化する場合にはバイ
アス回路間の距離あるいはバイアス回路−整合回路間の
距離を十分にとれないこと等の問題があつた。(2)につ
いては、４をできるだけＭＭＩＣチツプの端に寄せＭＩ
Ｍキヤパシタの接地を最短距離で行う必要があり、ま
た、３の寸法は整合条件により決定されるため、ＭＭＩ
Ｃチツプ内での増幅素子および回路パタンの配置が制限
される欠点があつた。さらに、(2)の構成を用いた整合
では増幅器帯域を広くできない、高周波化しにくい等の
欠点があつた。これらの欠点はＨＭＩＣでは組立て後の
調整が可能であることからあまり問題とならなかつた
が、ＭＭＩＣでは無視できなくなつた。
を２個用いるため小形化に限界があること、限られたＭ
ＭＩＣチツプ面積内で増幅器を多段化する場合にはバイ
アス回路間の距離あるいはバイアス回路−整合回路間の
距離を十分にとれないこと等の問題があつた。(2)につ
いては、４をできるだけＭＭＩＣチツプの端に寄せＭＩ
Ｍキヤパシタの接地を最短距離で行う必要があり、ま
た、３の寸法は整合条件により決定されるため、ＭＭＩ
Ｃチツプ内での増幅素子および回路パタンの配置が制限
される欠点があつた。さらに、(2)の構成を用いた整合
では増幅器帯域を広くできない、高周波化しにくい等の
欠点があつた。これらの欠点はＨＭＩＣでは組立て後の
調整が可能であることからあまり問題とならなかつた
が、ＭＭＩＣでは無視できなくなつた。
以上の理由により、従来のＭＭＩＣ増幅器においてはバ
イアス回路に起因する制約によりＭＭＩＣチツプの小形
化を十分に実現できない欠点があつた。
イアス回路に起因する制約によりＭＭＩＣチツプの小形
化を十分に実現できない欠点があつた。
本発明の目的はＭＭＩＣ能動回路において、上記欠点を
解消するバイアス回路を提供することにある。
解消するバイアス回路を提供することにある。
（問題点を解決するための手段） 本発明は、再現性の向上を可能にし、かつ、広い帯域に
わたつて十分な整合が得られるＭＭＩＣ整合回路（半導
体回路；特願昭59-186487 ）の一部に高インピーダンス
1／4波長分布定数線路を追加するだけで、上記整合回路
の利点を損うことなくバイアス回路を構成することを主
要な特徴とする。
わたつて十分な整合が得られるＭＭＩＣ整合回路（半導
体回路；特願昭59-186487 ）の一部に高インピーダンス
1／4波長分布定数線路を追加するだけで、上記整合回路
の利点を損うことなくバイアス回路を構成することを主
要な特徴とする。
（実施例） はじめに本発明の適用されるインピーダンス整合回路を
第５図により説明する。この回路は特願昭59- 186487に
示されるものである。第５図は第４図における整合回路
２に相当する。
第５図により説明する。この回路は特願昭59- 186487に
示されるものである。第５図は第４図における整合回路
２に相当する。
第５図で７は能動素子または能動素子をインピーダンス
変換したもの、８，10，11および12は分布定数線路、９
および13はキヤパシタ、14はインダクタ、15は信号源ま
たは負荷インピーダンス、Ａ−A′は基準点、16はＡ−
A′より７側を見たインピーダンス、17はＡ−A′より15
側を見たインピーダンスである。７〜17のインピーダン
スをそれぞれ等価的にＲ1＋jＸ1，jωＬa′，1／jωＣ
a，jωＬa″，jωＬm，1／jωＣm，1／jωＣb，ｊωＬ
b，Ｚ0，Ｚa，Ｚbとする（ωは角周波数）と整合条件
は、 Ｚa＝Ｚb＊ (1) ここで、＊は共役を示す。また、 Ｚa＝1／〔(jＸa)-1＋(Ｒ1＋jＸ1)-1〕 Ｚb＝jωＬm＋1／〔jωＣm＋(Ｚ0＋jＸb)-1〕 Ｘa＝ω(Ｌa′＋Ｌa″)−(ωＣa)-1 Ｘb＝ωＬb−(ωＣb)-1 第５図の回路において、（Ｚ０＋ｊＸｂ）-1（１−ｊ
Ｘｂ／Ｚ０）／Ｚ０が成立つ程度にＸbが小さいとし、
Ｃa,Ｃbの設計値からのずれをΔＣa，ΔＣbとすれば、
第(2)式が満たされる時、Ｃa，Ｃbの設計値からのずれ
による整合条件のずれが相殺される。ここで、ＭＭＩＣ
チツプ上ではΔCa／Ca＝ΔCb／Cbであるから、第(3)式
を満たすようにＣa，Ｃbの値を選ぶことによりキヤパシ
タのバラツキに影響されない再現性の良いＭＭＩＣが実
現できる。
変換したもの、８，10，11および12は分布定数線路、９
および13はキヤパシタ、14はインダクタ、15は信号源ま
たは負荷インピーダンス、Ａ−A′は基準点、16はＡ−
A′より７側を見たインピーダンス、17はＡ−A′より15
側を見たインピーダンスである。７〜17のインピーダン
スをそれぞれ等価的にＲ1＋jＸ1，jωＬa′，1／jωＣ
a，jωＬa″，jωＬm，1／jωＣm，1／jωＣb，ｊωＬ
b，Ｚ0，Ｚa，Ｚbとする（ωは角周波数）と整合条件
は、 Ｚa＝Ｚb＊ (1) ここで、＊は共役を示す。また、 Ｚa＝1／〔(jＸa)-1＋(Ｒ1＋jＸ1)-1〕 Ｚb＝jωＬm＋1／〔jωＣm＋(Ｚ0＋jＸb)-1〕 Ｘa＝ω(Ｌa′＋Ｌa″)−(ωＣa)-1 Ｘb＝ωＬb−(ωＣb)-1 第５図の回路において、（Ｚ０＋ｊＸｂ）-1（１−ｊ
Ｘｂ／Ｚ０）／Ｚ０が成立つ程度にＸbが小さいとし、
Ｃa,Ｃbの設計値からのずれをΔＣa，ΔＣbとすれば、
第(2)式が満たされる時、Ｃa，Ｃbの設計値からのずれ
による整合条件のずれが相殺される。ここで、ＭＭＩＣ
チツプ上ではΔCa／Ca＝ΔCb／Cbであるから、第(3)式
を満たすようにＣa，Ｃbの値を選ぶことによりキヤパシ
タのバラツキに影響されない再現性の良いＭＭＩＣが実
現できる。
また、従来の第４図ＭＭＩＣが分布定数のみを用いて構
成されていたのに対し、第５図の構成ではキヤパシタを
追加しているために整合回路のリアクタンス周波数特性
を設定する自由度が向上し、整合帯域を従来の場合に比
べて広くできる。
成されていたのに対し、第５図の構成ではキヤパシタを
追加しているために整合回路のリアクタンス周波数特性
を設定する自由度が向上し、整合帯域を従来の場合に比
べて広くできる。
第１図は本発明の実施例を説明する図であつて、18は動
作周波数近傍において高インピーダンス1/4波長分布定
数線路、19は８および９の接続点、20は10および４の接
続点である。18は直流では抵抗分は零である。今、点20
のインピーダンスは４によりマイクロ波に対して十分小
さいから、18および10の特性インピーダンス、物理長、
伝播波長をそれぞれＺ18，ｌ18，λ18およびＺ10，
ｌ10，λ10，９の容量をＣ9とすると、点19より点20を
見るインピーダンスcは第(4)式になる。
作周波数近傍において高インピーダンス1/4波長分布定
数線路、19は８および９の接続点、20は10および４の接
続点である。18は直流では抵抗分は零である。今、点20
のインピーダンスは４によりマイクロ波に対して十分小
さいから、18および10の特性インピーダンス、物理長、
伝播波長をそれぞれＺ18，ｌ18，λ18およびＺ10，
ｌ10，λ10，９の容量をＣ9とすると、点19より点20を
見るインピーダンスcは第(4)式になる。
ここで、増幅器設計帯域でｌ18λ18／４であるから第
(4)式〔〕内の第１項は第２項に比べて十分小さくな
る。したがつて、Ｚcは第(5)式となる。
(4)式〔〕内の第１項は第２項に比べて十分小さくな
る。したがつて、Ｚcは第(5)式となる。
第(5)式は９，10および４のみからなる回路のインピー
ダンスそのものであり、18の有無に影響されない。これ
を第５図の回路に適用すると第２図となり、点20を直流
バイアス供給点とすることにより再現性の良い、かつ、
広い帯域で整合が得られる増幅器回路が実現できる。本
発明によれば第４図の整合回路２の中に３，４のバイア
ス回路を吸収することができ、それだけ回路を簡易化で
きる。第３図に本発明を用いて説明した２段増幅器の特
性計算例を、18が有る場合と無い場合とを比較して示
す。回路のインピーダンスは50Ω系で、18の動作周波数
における特性インピーダンスは100 Ωとした。ここで、
21は18が有る場合の特性でバイアスは20より供給するも
のであり、22は18が無い場合でバイアスは理想的なバイ
アス回路により別途供給するものである。増幅器の低域
で若干の差が見られるが、他の80％近い帯域において18
の影響は殆んど見られない。18のインピーダンスは原則
的に大きい方が望ましい。つまりもし動作周波数で18の
インピーダンスが無限大ならば、動作周波数における整
合特性は第２図に示した回路と同様で、かつ直流的に20
からバイアス供給が可能となる。しかし実際にはモノリ
シツク回路でそれほど特性インピーダンスは大きくでき
ず、実用上100 〜120 Ω程度である。
ダンスそのものであり、18の有無に影響されない。これ
を第５図の回路に適用すると第２図となり、点20を直流
バイアス供給点とすることにより再現性の良い、かつ、
広い帯域で整合が得られる増幅器回路が実現できる。本
発明によれば第４図の整合回路２の中に３，４のバイア
ス回路を吸収することができ、それだけ回路を簡易化で
きる。第３図に本発明を用いて説明した２段増幅器の特
性計算例を、18が有る場合と無い場合とを比較して示
す。回路のインピーダンスは50Ω系で、18の動作周波数
における特性インピーダンスは100 Ωとした。ここで、
21は18が有る場合の特性でバイアスは20より供給するも
のであり、22は18が無い場合でバイアスは理想的なバイ
アス回路により別途供給するものである。増幅器の低域
で若干の差が見られるが、他の80％近い帯域において18
の影響は殆んど見られない。18のインピーダンスは原則
的に大きい方が望ましい。つまりもし動作周波数で18の
インピーダンスが無限大ならば、動作周波数における整
合特性は第２図に示した回路と同様で、かつ直流的に20
からバイアス供給が可能となる。しかし実際にはモノリ
シツク回路でそれほど特性インピーダンスは大きくでき
ず、実用上100 〜120 Ω程度である。
（発明の効果） 以上説明したように本発明は、個別のバイアス回路を必
要とせず整合回路の一部にバイアス回路を組み込む構成
であること、および広い帯域にわたつて整合を実現しう
ることのため、能動回路特性を犠牲にすることなくＭＭ
ＩＣ能動回路を簡易化あるいは小型化できる利点があ
る。
要とせず整合回路の一部にバイアス回路を組み込む構成
であること、および広い帯域にわたつて整合を実現しう
ることのため、能動回路特性を犠牲にすることなくＭＭ
ＩＣ能動回路を簡易化あるいは小型化できる利点があ
る。
第１図と第２図は本発明によるバイアス回路、第３図は
その特性の計算例を示す図、第４図は従来のバイアス回
路、第５図は本発明の適用されるインピーダンス整合回
路である。 １……増幅素子（能動素子）、２……整合回路、３，
８，10，11，12……分布定数線路、４……マイクロ波に
対して短絡する回路、５……直流阻止回路、６……直流
バイアス供給点、７……能動素子または能動素子をイン
ピーダンス変換したもの、９，13……キヤパシタ、14…
…インダクタ、15……信号源あるいは負荷のインピーダ
ンス、Ａ−A′……基準点、16……Ａ−A′より７を見た
インピーダンス、17……Ａ−Ａ′より15を見たインピー
ダンス、18……高インピーダンス1／4波長分布定数線
路、19……８および９の接続点、20……10および４の接
続点、21……増幅器特性計算例（18を有する場合）、22
……増幅器特性計算例（18が無い場合）。
その特性の計算例を示す図、第４図は従来のバイアス回
路、第５図は本発明の適用されるインピーダンス整合回
路である。 １……増幅素子（能動素子）、２……整合回路、３，
８，10，11，12……分布定数線路、４……マイクロ波に
対して短絡する回路、５……直流阻止回路、６……直流
バイアス供給点、７……能動素子または能動素子をイン
ピーダンス変換したもの、９，13……キヤパシタ、14…
…インダクタ、15……信号源あるいは負荷のインピーダ
ンス、Ａ−A′……基準点、16……Ａ−A′より７を見た
インピーダンス、17……Ａ−Ａ′より15を見たインピー
ダンス、18……高インピーダンス1／4波長分布定数線
路、19……８および９の接続点、20……10および４の接
続点、21……増幅器特性計算例（18を有する場合）、22
……増幅器特性計算例（18が無い場合）。
Claims (1)
- 【請求項１】モノリシツクマイクロ波能動回路に直流バ
イアスを供給するバイアス回路において、 前記能動回路に一端を接続する、第１の誘導性分布定数
線路とキヤパシタと第２の誘導性分布定数線路の直列回
路と、 第１の分布定数線路とキヤパシタとの結合点と、第２の
分布定数線路の前記キヤパシタと接続しない端子との間
に接続される、直流では抵抗値がほゞ０で動作周波数で
は回路の電源又は負荷インピーダンスの少なくとも２倍
の特性インピーダンスを有する1/4波長分布定数線路と
を有し、 該1/4波長分布定数線路と前記第２の分布定数線路の結
合点を動作周波数に対し接地すると共に直流バイアス供
給点とすることを特徴とする、モノリシツクマイクロ波
集積回路用バイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16972885A JPH0650809B2 (ja) | 1985-08-02 | 1985-08-02 | モノリシツクマイクロ波集積回路用バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16972885A JPH0650809B2 (ja) | 1985-08-02 | 1985-08-02 | モノリシツクマイクロ波集積回路用バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6231208A JPS6231208A (ja) | 1987-02-10 |
| JPH0650809B2 true JPH0650809B2 (ja) | 1994-06-29 |
Family
ID=15891748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16972885A Expired - Fee Related JPH0650809B2 (ja) | 1985-08-02 | 1985-08-02 | モノリシツクマイクロ波集積回路用バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650809B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6381429B2 (ja) * | 2014-12-08 | 2018-08-29 | 三菱電機株式会社 | 高周波増幅器 |
| JP2022112304A (ja) * | 2021-01-21 | 2022-08-02 | Ｎｅｃスペーステクノロジー株式会社 | Ｍｍｉｃ増幅器 |
-
1985
- 1985-08-02 JP JP16972885A patent/JPH0650809B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6231208A (ja) | 1987-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0949754B1 (en) | High-frequency power amplifier circuit and high-frequency power amplifier module | |
| US5233313A (en) | High power field effect transistor amplifier | |
| JP3515811B2 (ja) | インピーダンス整合回路 | |
| JP2000312122A (ja) | 高周波入力整合回路装置及び高周波出力整合回路装置及び、半導体集積回路 | |
| JPH11298295A (ja) | 不平衡−平衡変換器及びバランス形ミクサ | |
| US6710426B2 (en) | Semiconductor device and transceiver apparatus | |
| JP3303845B2 (ja) | 内部整合型出力ｆｅｔ | |
| JPH0650809B2 (ja) | モノリシツクマイクロ波集積回路用バイアス回路 | |
| JPH0786851A (ja) | 高周波集積回路 | |
| JPS6114183Y2 (ja) | ||
| JPH08116028A (ja) | マイクロストリップ線路、スパイラルインダクタ、マイクロ波増幅回路及びマイクロ波増幅装置 | |
| JPH0766659A (ja) | マイクロ波増幅器 | |
| JPH07240645A (ja) | マイクロ波集積回路 | |
| EP1227578A2 (en) | RF amplifier | |
| JP3062358B2 (ja) | マイクロ波集積回路素子 | |
| JPS63244761A (ja) | 高周波平面回路装置 | |
| JPH0821803B2 (ja) | 高周波トランジスタの整合回路 | |
| JP2002171144A (ja) | 高周波増幅器 | |
| JPH0918255A (ja) | 半導体装置 | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JPH0366205A (ja) | 高周波トランジスタの整合回路 | |
| JPH046256Y2 (ja) | ||
| JPH04261206A (ja) | 増幅器 | |
| JPH11204728A (ja) | 高周波半導体装置 | |
| JPH0352029Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |