JPH0226807B2 - - Google Patents
Info
- Publication number
- JPH0226807B2 JPH0226807B2 JP10089982A JP10089982A JPH0226807B2 JP H0226807 B2 JPH0226807 B2 JP H0226807B2 JP 10089982 A JP10089982 A JP 10089982A JP 10089982 A JP10089982 A JP 10089982A JP H0226807 B2 JPH0226807 B2 JP H0226807B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- time constant
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 238000009499 grossing Methods 0.000 claims description 7
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
本発明は信号レベル制御回路に関し、特に過大
入力信号レベルを圧縮するいわゆるコンプレスシ
ステムにおける信号レベル制御回路に関する。
入力信号レベルを圧縮するいわゆるコンプレスシ
ステムにおける信号レベル制御回路に関する。
従来、ノイズリダクシヨンシステムとしては特
開昭57−2366号（特願昭56−45732号）のような
装置がある。かゝる制御回路のブロツクが第１図
に示されており、被制御入力信号ＡはVCA（電圧
制御型アンプ）１によりレベル制御されて出力信
号Ｂとなる。VCA１の出力を整流器２及び主時
定数回路３によつて整流平滑化して信号Ａのレベ
ルに応じた直流信号Ｄを得ている。この出力Ｄが
副時定数回路４を介してVCA１の制御信号とし
て用いられている。
開昭57−2366号（特願昭56−45732号）のような
装置がある。かゝる制御回路のブロツクが第１図
に示されており、被制御入力信号ＡはVCA（電圧
制御型アンプ）１によりレベル制御されて出力信
号Ｂとなる。VCA１の出力を整流器２及び主時
定数回路３によつて整流平滑化して信号Ａのレベ
ルに応じた直流信号Ｄを得ている。この出力Ｄが
副時定数回路４を介してVCA１の制御信号とし
て用いられている。
第２図は第１図のブロツクの各部信号波形であ
り、Ａは被制御入力波形、Ｂはシステム出力信号
波形、Ｃは整流出力波形、Ｄは平滑出力波形を
夫々示している。第２図Ａに示すように被制御入
力信号が過大レベルとなると、レベル制御のため
のフイードバツクループを構成する整流器２及び
主時定数回路３の各出力波形は図Ｃ，Ｄの如くな
つて、VCA１の出力は図Ｂのように圧縮される
ことになる。尚、副時定数回路４は主時定数回路
３と共に信号圧縮特性を定めるために設けられた
ものである。
り、Ａは被制御入力波形、Ｂはシステム出力信号
波形、Ｃは整流出力波形、Ｄは平滑出力波形を
夫々示している。第２図Ａに示すように被制御入
力信号が過大レベルとなると、レベル制御のため
のフイードバツクループを構成する整流器２及び
主時定数回路３の各出力波形は図Ｃ，Ｄの如くな
つて、VCA１の出力は図Ｂのように圧縮される
ことになる。尚、副時定数回路４は主時定数回路
３と共に信号圧縮特性を定めるために設けられた
ものである。
こゝで、主時定数回路３は平滑回路のために大
きな時定数τ1を有する関係上フイードバツクルー
プに動作上の遅れが生じ、これによつて入力信号
Ａの立上り部分にレベル圧縮不可能な状態が発生
する。そのため、この未制御部分は大きなレベル
を有することから、この信号出力Ｂを他の伝送系
へ伝送して処理する場合、種々の不都合が生じ
る。例えば、他の伝送系がテープデツキであれ
ば、磁気テープの過飽和状態を招来し、またFM
伝送系であれば過変調を招来すること等の不都合
がある。
きな時定数τ1を有する関係上フイードバツクルー
プに動作上の遅れが生じ、これによつて入力信号
Ａの立上り部分にレベル圧縮不可能な状態が発生
する。そのため、この未制御部分は大きなレベル
を有することから、この信号出力Ｂを他の伝送系
へ伝送して処理する場合、種々の不都合が生じ
る。例えば、他の伝送系がテープデツキであれ
ば、磁気テープの過飽和状態を招来し、またFM
伝送系であれば過変調を招来すること等の不都合
がある。
本発明はフイードバツクループの時間遅れによ
る不都合を解消して良好なレベル制御特性を有す
る信号レベル制御回路を提供することを目的とす
る。
る不都合を解消して良好なレベル制御特性を有す
る信号レベル制御回路を提供することを目的とす
る。
本発明による信号レベル制御回路は、所定信号
を整流平滑化する回路の時定数に起因する制御遅
れによる未制御状態の所定信号を検出して、この
検出出力により未制御状態の信号レベルを制御す
るようにしたことを特徴とする。
を整流平滑化する回路の時定数に起因する制御遅
れによる未制御状態の所定信号を検出して、この
検出出力により未制御状態の信号レベルを制御す
るようにしたことを特徴とする。
以下に本発明につき図面を用いて説明する。
第３図は本発明の実施例の回路図であり、第１
図と同等部分は同一符号により示されておりその
説明は省略する。主時定数回路である平滑回路３
の入出力Ｃ，Ｄの信号差を減算器５により得て、
この差出力Ｅを検出信号発生回路６に入力して、
この差出力Ｅを用いて検出信号Ｆを発生してい
る。この検出信号Ｆによりシステム出力段に設け
た別のVCA７すなわち第２増幅手段のゲインを
制御し、このVCA７の出力Ｇをシステム出力と
するものである。
図と同等部分は同一符号により示されておりその
説明は省略する。主時定数回路である平滑回路３
の入出力Ｃ，Ｄの信号差を減算器５により得て、
この差出力Ｅを検出信号発生回路６に入力して、
この差出力Ｅを用いて検出信号Ｆを発生してい
る。この検出信号Ｆによりシステム出力段に設け
た別のVCA７すなわち第２増幅手段のゲインを
制御し、このVCA７の出力Ｇをシステム出力と
するものである。
なお、減算器５及び検出信号発生回路６により
平滑手段の入出力間の差に応じた検出手段を発生
する検出手段を構成する。
平滑手段の入出力間の差に応じた検出手段を発生
する検出手段を構成する。
第４図は第３図の回路の各部波形を示してお
り、第４図Ａ〜Ｇは第３図の各部信号Ａ〜Ｇの各
波形と対応して示している。図Ａ，Ｂ，Ｃ，Ｄの
各波形は、第２図Ａ，Ｂ，Ｃ，Ｄの各波形と同等
となつている。減算器５による差信号はＥの如き
波形となり、これが検出信号発生器６へ入力され
るが、この検出信号発生器６として例えば閾値を
零レベル近傍に設定したリニアアンプ型式のもの
を用いれば、その出力には図Ｆに示す信号が得ら
れる。この検出信号Ｆはすなわち、平滑回路３の
時定数τ1に起因する制御遅れによる未制御状態の
信号波形と対応していることになる。従つて、こ
の検出信号Ｆを用いてVCA７のゲインをコント
ロールすれば、システム信号出力はＧに示す如く
略一定レベルに圧縮された波形を呈することが判
る。
り、第４図Ａ〜Ｇは第３図の各部信号Ａ〜Ｇの各
波形と対応して示している。図Ａ，Ｂ，Ｃ，Ｄの
各波形は、第２図Ａ，Ｂ，Ｃ，Ｄの各波形と同等
となつている。減算器５による差信号はＥの如き
波形となり、これが検出信号発生器６へ入力され
るが、この検出信号発生器６として例えば閾値を
零レベル近傍に設定したリニアアンプ型式のもの
を用いれば、その出力には図Ｆに示す信号が得ら
れる。この検出信号Ｆはすなわち、平滑回路３の
時定数τ1に起因する制御遅れによる未制御状態の
信号波形と対応していることになる。従つて、こ
の検出信号Ｆを用いてVCA７のゲインをコント
ロールすれば、システム信号出力はＧに示す如く
略一定レベルに圧縮された波形を呈することが判
る。
第５図は本発明の他の実施例の回路図であり、
第３図と同等部分は同一符号により示されており
その説明は省略する。本例では、フイードバツク
ループの整流器２と主時定数回路３と全く同等構
成の別の整流器２ａと時定数回路３ａとを設け、
この時定数回路３ａの時定数を同じくτ1に設定し
ている。この時定数回路３ａの入出力差が減算器
５により得られることになる。よつて、整流器２
ａ、時定数回路３ａ及び減算器５ａにより検出信
号を発生する検出手段を構成している。尚、
VCA１と７との間に遅延回路８を設け、制御信
号発生ループの時間遅れを補償するようにしてい
る。第３図の例に於ても同様に、VCA１と７と
の間に遅延回路を設けてもよい。
第３図と同等部分は同一符号により示されており
その説明は省略する。本例では、フイードバツク
ループの整流器２と主時定数回路３と全く同等構
成の別の整流器２ａと時定数回路３ａとを設け、
この時定数回路３ａの時定数を同じくτ1に設定し
ている。この時定数回路３ａの入出力差が減算器
５により得られることになる。よつて、整流器２
ａ、時定数回路３ａ及び減算器５ａにより検出信
号を発生する検出手段を構成している。尚、
VCA１と７との間に遅延回路８を設け、制御信
号発生ループの時間遅れを補償するようにしてい
る。第３図の例に於ても同様に、VCA１と７と
の間に遅延回路を設けてもよい。
こうすることによつても、第３図の例と全く同
様に時定数τ1に起因する未制御部分が補償され良
好なシステム出力が得られるのである。
様に時定数τ1に起因する未制御部分が補償され良
好なシステム出力が得られるのである。
叙上の如く、本発明によれば過大信号レベルを
一様に圧縮補正制御することが可能となるので、
次段伝送系へ良好な信号波形が送出され、従来の
不都合はすべて解消されることになる。
一様に圧縮補正制御することが可能となるので、
次段伝送系へ良好な信号波形が送出され、従来の
不都合はすべて解消されることになる。
尚、上記実施例ではレベル補正のためにVCA
７を用いたが、アツテネータでもよいしまた、可
変帯域フイルタを用いても十分効果がある。
７を用いたが、アツテネータでもよいしまた、可
変帯域フイルタを用いても十分効果がある。
第１図は従来のレベル制御装置の回路図、第２
図は第１図の回路の動作波形図、第３図は本発明
の一実施例の回路図、第４図は第３図の回路の動
作波形図、第５図は本発明の他の実施例の回路図
である。 主要部分の符号の説明 １，７…VCA、２…
整流器、３…主時定数回路、５…減算器、６…検
出信号発生器。
図は第１図の回路の動作波形図、第３図は本発明
の一実施例の回路図、第４図は第３図の回路の動
作波形図、第５図は本発明の他の実施例の回路図
である。 主要部分の符号の説明 １，７…VCA、２…
整流器、３…主時定数回路、５…減算器、６…検
出信号発生器。
Claims (1)
- １ 入力信号を制御信号に応じた利得で増幅する
第１増幅手段と、前記第１増幅手段の出力を整流
する整流手段と、前記整流手段の出力を平滑して
得た信号を前記制御信号として出力する平滑手段
と、前記平滑手段の入力と出力間の差に応じた検
出信号を発生する検出手段と、前記検出信号に応
じた利得で前記第１増幅手段の出力を増幅する第
２増幅手段とからなる信号レベル制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57100899A JPS58218213A (ja) | 1982-06-11 | 1982-06-11 | 信号レベル制御装置 |
| DE19833321068 DE3321068A1 (de) | 1982-06-11 | 1983-06-10 | Signalpegel-steuergeraet |
| GB08316063A GB2124841B (en) | 1982-06-11 | 1983-06-13 | Signal level control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57100899A JPS58218213A (ja) | 1982-06-11 | 1982-06-11 | 信号レベル制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58218213A JPS58218213A (ja) | 1983-12-19 |
| JPH0226807B2 true JPH0226807B2 (ja) | 1990-06-13 |
Family
ID=14286184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57100899A Granted JPS58218213A (ja) | 1982-06-11 | 1982-06-11 | 信号レベル制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS58218213A (ja) |
| DE (1) | DE3321068A1 (ja) |
| GB (1) | GB2124841B (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2335140C3 (de) * | 1973-07-06 | 1979-10-04 | Matsushita Electric Industrial Co. Ltd., Kadoma, Osaka (Japan) | Schaltungsanordnung zur automatischen Verstärkungsregelung |
-
1982
- 1982-06-11 JP JP57100899A patent/JPS58218213A/ja active Granted
-
1983
- 1983-06-10 DE DE19833321068 patent/DE3321068A1/de not_active Ceased
- 1983-06-13 GB GB08316063A patent/GB2124841B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB2124841B (en) | 1986-04-23 |
| DE3321068A1 (de) | 1983-12-15 |
| GB8316063D0 (en) | 1983-07-20 |
| JPS58218213A (ja) | 1983-12-19 |
| GB2124841A (en) | 1984-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5262863A (en) | Video signal processor having an adjustable noise cancelling circuit | |
| US4369509A (en) | Gain control circuit for noise reduction system | |
| JPS6232849B2 (ja) | ||
| US4556917A (en) | Magnetic recording/reproducing apparatus for video and sound | |
| US4517612A (en) | Reproducing apparatus with controlled gain output independent of tracking errors | |
| GB2210741A (en) | Analog to digital conversion | |
| JP2551205B2 (ja) | 輪郭補正回路 | |
| JPH0126575B2 (ja) | ||
| JPS58218213A (ja) | 信号レベル制御装置 | |
| JP2576517B2 (ja) | ノイズ低減回路 | |
| JPH0522416B2 (ja) | ||
| JPH0584119B2 (ja) | ||
| JPH07105928B2 (ja) | フイルタ回路 | |
| JPH03222508A (ja) | 増幅器回路 | |
| KR840002901Y1 (ko) | 잡음 감쇄회로 | |
| JPS60226240A (ja) | 自動利得制御回路 | |
| JPH0744143Y2 (ja) | 色信号処理回路 | |
| JP3162868B2 (ja) | 記録再生装置のノイズ低減回路 | |
| JPS589412A (ja) | Ａｇｃ回路 | |
| JPH0591473A (ja) | 反転防止回路 | |
| JPH0684280A (ja) | 雑音低減回路 | |
| JPH0318764B2 (ja) | ||
| JPS61284804A (ja) | 録音回路 | |
| JPH033408A (ja) | ディジタル自動利得制御方式 | |
| JPH0380391B2 (ja) |