JPH033408A - ディジタル自動利得制御方式 - Google Patents

ディジタル自動利得制御方式

Info

Publication number
JPH033408A
JPH033408A JP13595789A JP13595789A JPH033408A JP H033408 A JPH033408 A JP H033408A JP 13595789 A JP13595789 A JP 13595789A JP 13595789 A JP13595789 A JP 13595789A JP H033408 A JPH033408 A JP H033408A
Authority
JP
Japan
Prior art keywords
value
input signal
calculation means
gain control
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13595789A
Other languages
English (en)
Inventor
Hisayoshi Matsui
久義 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP13595789A priority Critical patent/JPH033408A/ja
Publication of JPH033408A publication Critical patent/JPH033408A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は各種のディジタル信号処理装置に使用されるデ
ィジタル自動利得制御方式に関する。
〔従来の技術〕
従来のディジタル自動利得制御方式の回路構成例を第2
図に示し、その回路の動作を以下に説明する。まず、入
力信号は、乗算器101により、加算器107の出力値
を乗ぜられて出力信号となり、外部に出力される。同時
に、この出力信号は自乗器102と平均化器103とに
より、自乗平均値が計算される。次いで、この自乗平均
値を減算器105においてあらかじめ定めた設定値から
減じることにより、その設定値との誤差を求める。さら
に、この誤差に乗算器106においである任意の係数α
を乗じる。この乗算器106の出力値と、加算器107
の出力値を人力値とするレジスタ108の出力値とを加
算器107で加算し、その結果を乗算器101に供給す
ることにより次の入力信号に対する利得を誤差が;にな
るように修正し、結果的に出力信号を一定レベルに保っ
ていた。
〔発明が解決しようとする課題〕
しかしながら上記のような従来例のディジタル自動利得
制御方式では、入力信号レベルと所望の出力信号レベル
との差が大きくなるにつれて、8力信号をその所望のレ
ベルに収束させるまでの時間が長くなる。
この収束時間は、第2図に示す係数αの値を大きくすれ
ば、その値にほぼ反比例して短くなるが、ある程度以上
に係数αの値を大きくすると、入力信号レベルと所望の
出力信号レベルとの差が小さい時に、過剰制御となり、
そのため出力信号レベルの変動が大きくなってしまった
り、さらには出力信号の発振につながる場合もある。
すなわち、従来方式では出力信号の収束時間をすべての
入力信号レベルにおいて一定時間以内におさえようとす
ると、入力信号レベルのダイナミックレンジが制限され
てしまうという欠点があった。
そこで、本発明は、上述のような欠点を除去し、入力信
号が変動してから出力信号が所定のレベルに安定するま
での時間を大幅に短縮することが可能となり、入力信号
レベルの変動に対する出力信号レベルの変動も十分に小
さくすることができるディジタル自動利得制御方式を提
供することを目的とする。
(課題を解決するための手段) かかる目的を達成するため、本発明は、レベル値が変動
する入力信号に対して指定の利得を乗じた出力信号のレ
ベルを常に一定の値に保つように前記利得を制御するデ
ィジタル自動利得制御方式であって、入力信号の振幅値
の自乗平均値を算出する第1の演算手段と、所定の設定
値を第1の演算手段から得られる自乗平均値で除する第
2の演算手段と、第2の演算手段の出力値を利得として
入力信号に乗じる第3の演算手段とを具備したことを特
徴とする。
〔作 用) 本発明では、上記構成のように、入力信号のレベル値の
自乗平均値を求め、この自乗平均値で所定の設定値を除
算し、その除算結果の商を利得として入力信号の振幅値
に直接乗じて出力信号のレベルを所定の値に一定に保つ
ようにしたので、入力信号が変動してから出力信号が所
定のレベルに安定するまでの時間を大幅に短縮すること
が可能となり、またその結果入力信号レベルの変動に対
する出力信号の変動も十分に小さくすることがで舘る。
〔実施例〕
以下、図面を参照して本発明の実施例を詳細に説明する
第1図は本発明の特徴を最もよく表わすディジタル自動
利得制御方式を実施する回路の構成例を示す。同図にお
いて乗算器201の一方の入力端子には外部からレベル
値が変動する入力信号51が入力され、他の入力端子に
は除算器204の出力値が入力される。この乗算器20
1の演算値は出力信号S2となってそのまま外部へ出力
される。
同時に、上述の入力信号Stは自乗器202の入力端子
にも入力され、自乗器202の出力値は平均化器203
の入力端子に人力される。従って、平均化器203の出
力端子には入力信号Slを自乗平均化した自乗平均値が
出力され、その自乗平均値は、除算器204の一方の入
力端子に人力される。除算器204の他の入力端子には
外部から所定の設定値が入力される。
除算器204の出力端子には、上記の所定の設定値を入
力信号Slの自乗平均値で除した結果(商の値)が出力
される。
この除算器204の出力を入力信号S1に乗ずべき利得
として乗算器201の一方の入力端子に入力しているの
で、入力信号Slの自乗平均値が求められた時点で、即
時に適正な利得を算出することが可能となる。
そのため、最初の入力信号S1が入力きれてから出力信
号の52のレベルが、所定の値に安定するまでの時間は
上述した従来方式に比べて大幅に短縮することができ、
入力信号レベルの変動に対する出力信号レベルの変動も
十分に小さくすることができる。
(発明の効果) 以上説明したように、本発明によれば、入力信号の自乗
平均値で所定の設定値を除し、その除算結果を入力信号
に直接乗ずべき利得とするようにのたので、入力信号が
変動してから出力信号が所定のレベルに安定するまでの
時間を大幅に短縮することができるという優れた効果が
得られる。
【図面の簡単な説明】
第1図は本発明のディジタル自動利得制御方式を実施す
る回路の構成例を示すブロック構成図、 第2図は従来のディジタル自動利得制御方式の回路の構
成を示すブロック構成図である。 第1図 乗算器、 自乗器、 平均化器、 除算器。 第2図

Claims (1)

  1. 【特許請求の範囲】 1)レベル値が変動する入力信号に対して指定の利得を
    乗じた出力信号のレベルを常に一定の値に保つように前
    記利得を制御するディジタル自動利得制御方式であって
    、 前記入力信号の振幅値の自乗平均値を算出する第1の演
    算手段と、 所定の設定値を前記第1の演算手段から得られる前記自
    乗平均値で除する第2の演算手段と、該第2の演算手段
    の出力値を前記利得として前記入力信号に乗じる第3の
    演算手段と、 を具備したことを特徴とするディジタル自動利得制御方
    式。
JP13595789A 1989-05-31 1989-05-31 ディジタル自動利得制御方式 Pending JPH033408A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13595789A JPH033408A (ja) 1989-05-31 1989-05-31 ディジタル自動利得制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13595789A JPH033408A (ja) 1989-05-31 1989-05-31 ディジタル自動利得制御方式

Publications (1)

Publication Number Publication Date
JPH033408A true JPH033408A (ja) 1991-01-09

Family

ID=15163796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13595789A Pending JPH033408A (ja) 1989-05-31 1989-05-31 ディジタル自動利得制御方式

Country Status (1)

Country Link
JP (1) JPH033408A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1049609A (ja) * 1996-07-31 1998-02-20 Matsushita Electric Ind Co Ltd N乗平均装置とそれを用いる振幅圧縮伸張装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1049609A (ja) * 1996-07-31 1998-02-20 Matsushita Electric Ind Co Ltd N乗平均装置とそれを用いる振幅圧縮伸張装置

Similar Documents

Publication Publication Date Title
US5019901A (en) Image motion vector sensor for sensing image displacement amount
JPH04293365A (ja) 階調補正装置
JP2569152B2 (ja) サーボ制御方法
KR890005726A (ko) 디지탈 잡음 저감장치
JP2827240B2 (ja) ゲイン調節器
JPH033408A (ja) ディジタル自動利得制御方式
EP0144143A2 (en) Circuit arrangement for adjusting sound volume
US4517612A (en) Reproducing apparatus with controlled gain output independent of tracking errors
JPH033409A (ja) ディジタル自動利得制御方式
JP2770461B2 (ja) 多機能形制御装置
JPS61109104A (ja) Pid調節計
JPH0537819A (ja) 振幅制御回路
JPS6382010A (ja) 自動利得制御装置
JPS60176104A (ja) プロセス制御装置
JPH02237207A (ja) デイジタルagc制御方式
JPH0217730A (ja) ディジタルagc回路
JPH03222508A (ja) 増幅器回路
JPH021952Y2 (ja)
JP3252298B2 (ja) サンプリングレートコンバータ
JPS595917Y2 (ja) 残響付加装置
JPH096406A (ja) カオス制御方法及び装置
JPS619083A (ja) 画像信号の雑音低減装置
JPS6338957B2 (ja)
JPH0732350B2 (ja) デイジタルフイルタ
JPS6315920Y2 (ja)