JPH02268418A - 大粒径多結晶膜の選択堆積方法 - Google Patents
大粒径多結晶膜の選択堆積方法Info
- Publication number
- JPH02268418A JPH02268418A JP9022389A JP9022389A JPH02268418A JP H02268418 A JPH02268418 A JP H02268418A JP 9022389 A JP9022389 A JP 9022389A JP 9022389 A JP9022389 A JP 9022389A JP H02268418 A JPH02268418 A JP H02268418A
- Authority
- JP
- Japan
- Prior art keywords
- nucleation
- polycrystalline
- polycrystalline film
- film
- selectively
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は大粒径多結晶膜の選択堆積方法に関する。本発
明による大粒径多結晶膜は、例えば、半導体集積回路、
光集積回路、磁気回路等の形成に使用される。
明による大粒径多結晶膜は、例えば、半導体集積回路、
光集積回路、磁気回路等の形成に使用される。
[従来の技術およびその課題]
一般に、半導体デバイスは、単結晶ウェハ(例えばバル
クStウェハ)上に所望のパターンを形成することによ
り、あるいは、単結晶ウェハ上にエピタキシャル成長さ
せて形成した単結晶薄膜上に所望のパターンを形成する
ことにより作製される。
クStウェハ)上に所望のパターンを形成することによ
り、あるいは、単結晶ウェハ上にエピタキシャル成長さ
せて形成した単結晶薄膜上に所望のパターンを形成する
ことにより作製される。
しかるに、近年、ガラスのような大面積の非晶質基板上
に、非晶質あるいは多結晶の薄膜半導体(例えばSt層
)を−面に連続的に堆積し、かかる薄膜半導体層が堆積
した非晶質基板上に所望のパターンを形成することによ
り、半導体デバイスを形成することが行われており、実
用にも供されている。
に、非晶質あるいは多結晶の薄膜半導体(例えばSt層
)を−面に連続的に堆積し、かかる薄膜半導体層が堆積
した非晶質基板上に所望のパターンを形成することによ
り、半導体デバイスを形成することが行われており、実
用にも供されている。
しかしながら、半導体デバイスの特性は、作製される半
導体層の欠陥密度と密接に対応するものである0例えば
、電界効果型のトランジスタを作製した場合、その電子
キャリヤ移動度は、半導体層がほぼ完全な単結晶Siか
らなる場合には500crn”/V・sec以上であり
、また、現在実用化されている減圧気相成長方法(LP
CVD法)によって作製された粒径500Å以下の多結
晶薄膜の場合には約10cm’/V−seaであり、グ
ロー放電法(GD法)で作成された水素を大量に含有し
た非晶質Siの場合には約0. ICゴ/■・sec
である。
導体層の欠陥密度と密接に対応するものである0例えば
、電界効果型のトランジスタを作製した場合、その電子
キャリヤ移動度は、半導体層がほぼ完全な単結晶Siか
らなる場合には500crn”/V・sec以上であり
、また、現在実用化されている減圧気相成長方法(LP
CVD法)によって作製された粒径500Å以下の多結
晶薄膜の場合には約10cm’/V−seaであり、グ
ロー放電法(GD法)で作成された水素を大量に含有し
た非晶質Siの場合には約0. ICゴ/■・sec
である。
このように、半導体層が非晶質Siよりなる半導体デバ
イスの特性(特に移動度)は、半導体層が単結晶Siよ
りなる半導体デバイスの特性に比較して、はなはだ低い
ものである。高い半導体デバイス特性が要求される場合
には半導体層として多結晶SLよりなるものが用いられ
るが、より一層、半導体デバイスの性能向上を図る上か
らは結晶性が良好で結晶欠陥の少ない多結晶薄膜半導体
層の形成方法が望まれている。
イスの特性(特に移動度)は、半導体層が単結晶Siよ
りなる半導体デバイスの特性に比較して、はなはだ低い
ものである。高い半導体デバイス特性が要求される場合
には半導体層として多結晶SLよりなるものが用いられ
るが、より一層、半導体デバイスの性能向上を図る上か
らは結晶性が良好で結晶欠陥の少ない多結晶薄膜半導体
層の形成方法が望まれている。
ところで、多結晶層では、様々な結晶方位をもった多数
の単結晶粒同士が、多数の結晶粒界(以下粒界と略記す
ることがある)を有して形成されている。この粒界自体
が結晶欠陥となり、また、粒界には不純物(結晶欠陥の
一つである)等が析出しやすいので、主なる結晶欠陥は
その粒界に存在すると考えられる。すなわち、半導体デ
バイスの特性を向上させるには主たる結晶欠陥である粒
界の量を低減させることが必要となり、それは換言する
と多結晶薄膜の結晶粒径(以下粒径と略記することがあ
る)を増大させることに他ならない。
の単結晶粒同士が、多数の結晶粒界(以下粒界と略記す
ることがある)を有して形成されている。この粒界自体
が結晶欠陥となり、また、粒界には不純物(結晶欠陥の
一つである)等が析出しやすいので、主なる結晶欠陥は
その粒界に存在すると考えられる。すなわち、半導体デ
バイスの特性を向上させるには主たる結晶欠陥である粒
界の量を低減させることが必要となり、それは換言する
と多結晶薄膜の結晶粒径(以下粒径と略記することがあ
る)を増大させることに他ならない。
従来、多結晶薄膜における粒径の拡大化は、種々試られ
ている。
ている。
例えば、500人程程度多結晶結晶Si薄膜を形成する
に際し、5if(4ガスを低圧下(100Torr以下
)で、温度6oo℃付近で熱分解して形成することが行
なわれているが、この場合、加熱温度を1000を以上
にしても粒径は高々0.1μm〜0.3μm程度にしか
増大しない(T、 1.Kaalns & T・訃CA
SS、 Th1n SolidFilms、 16.
(1973) 147−165)。
に際し、5if(4ガスを低圧下(100Torr以下
)で、温度6oo℃付近で熱分解して形成することが行
なわれているが、この場合、加熱温度を1000を以上
にしても粒径は高々0.1μm〜0.3μm程度にしか
増大しない(T、 1.Kaalns & T・訃CA
SS、 Th1n SolidFilms、 16.
(1973) 147−165)。
さらに、レーザー、電子線、ランプ、帯状ヒーター等の
エネルギービームによって薄膜堆積後に薄膜を固相のま
ま熱処理あるいは溶融再結晶化させて前記方法よりは大
きな粒径をもつ5tfflliが得られており、そこに
作製された電解効果トランジスタの電子移動度は単結晶
シリコンにも匹敵するものも報告されている(Sing
le crystal 5ili−con on no
n−sin31e−crystal 1nsulato
rs、Journalof crystal grow
th、 vol、 83. No、 3. 0ctob
er1983、 edited by G、 W、 C
u1len )。
エネルギービームによって薄膜堆積後に薄膜を固相のま
ま熱処理あるいは溶融再結晶化させて前記方法よりは大
きな粒径をもつ5tfflliが得られており、そこに
作製された電解効果トランジスタの電子移動度は単結晶
シリコンにも匹敵するものも報告されている(Sing
le crystal 5ili−con on no
n−sin31e−crystal 1nsulato
rs、Journalof crystal grow
th、 vol、 83. No、 3. 0ctob
er1983、 edited by G、 W、 C
u1len )。
しかし、これらの方法は、その工程の複雑性、制御性、
特殊性、容易性に多大の問題があり、粒径が大きく、粒
界の少ないSt薄膜を容易に大面積で得るには不適当で
ある。
特殊性、容易性に多大の問題があり、粒径が大きく、粒
界の少ないSt薄膜を容易に大面積で得るには不適当で
ある。
本出願人は、上記の諸問題を解決すべく、特願昭62−
73629号において、核形成密度を変化させることに
より容易に粒径が大きく、粒界の少ない薄膜を大面積で
得ることに成功した技術を提供している。
73629号において、核形成密度を変化させることに
より容易に粒径が大きく、粒界の少ない薄膜を大面積で
得ることに成功した技術を提供している。
しかしながら、この技術においては、下地材料として石
英やガラス等のバルクSin、を使用した場合、下地材
料と薄膜との熱膨張係数が大幅に違い、その差によって
薄膜にクラックが生じ、この薄膜上に作製したデバイス
の歩留りが低下することがあった。
英やガラス等のバルクSin、を使用した場合、下地材
料と薄膜との熱膨張係数が大幅に違い、その差によって
薄膜にクラックが生じ、この薄膜上に作製したデバイス
の歩留りが低下することがあった。
例えば、多結晶Stと5in2との熱膨張係数は、各々
’7.exto−’と5.5X10−’(1/℃)であ
り、クラックは、堆積時の比較的高温から室温に降温す
る場合歪みが膜内部に蓄積し、ついには膜破壊に至る結
果生ずるものと考えられる。
’7.exto−’と5.5X10−’(1/℃)であ
り、クラックは、堆積時の比較的高温から室温に降温す
る場合歪みが膜内部に蓄積し、ついには膜破壊に至る結
果生ずるものと考えられる。
本発明は、前記特願昭82−73629号に開示した発
明をさらに発展させたものであり、部分的に所望の位置
に高性能素子を作製しうる多結晶薄膜を選択堆積させ、
歪みを緩和することによってクラックの発生を防止する
ことができる大粒径多結晶膜の選択堆積方法を提供する
ことを目的としてぃる。
明をさらに発展させたものであり、部分的に所望の位置
に高性能素子を作製しうる多結晶薄膜を選択堆積させ、
歪みを緩和することによってクラックの発生を防止する
ことができる大粒径多結晶膜の選択堆積方法を提供する
ことを目的としてぃる。
[課題を解決するための手段]
本発明の第1の要旨は、核形成密度の小さい非核形成面
上に、前記非核形成面よりも核形成密度の大きい核形成
面を互いに分離して複数形成し、前記非核形成面と前記
核形成面との核形成密度の差を利用して選択的に大粒径
多結晶膜をそれぞれの前記核形成面に形成することを特
徴とする大粒径多結晶膜の選択堆積方法に存在する。
上に、前記非核形成面よりも核形成密度の大きい核形成
面を互いに分離して複数形成し、前記非核形成面と前記
核形成面との核形成密度の差を利用して選択的に大粒径
多結晶膜をそれぞれの前記核形成面に形成することを特
徴とする大粒径多結晶膜の選択堆積方法に存在する。
本発明の第2の要旨は非核形成面と前記非核形成面より
も大きな核形成密度を有する核形成面とを互いに分離し
て有する基体に気相法による結晶成長処理を施し、前記
核形成面上に選択的に多結晶膜を形成することを特徴と
する大粒径多結晶膜の選択堆積方法に存在する。
も大きな核形成密度を有する核形成面とを互いに分離し
て有する基体に気相法による結晶成長処理を施し、前記
核形成面上に選択的に多結晶膜を形成することを特徴と
する大粒径多結晶膜の選択堆積方法に存在する。
[作用]
本発明は、核形成密度が堆積面材料により異ることを利
用することにより、非核形成面上に互いに分離して核形
成面を形成しておぎ、堆積時に自己整合的に大粒径の多
結晶膜を選択的に形成するものである。
用することにより、非核形成面上に互いに分離して核形
成面を形成しておぎ、堆積時に自己整合的に大粒径の多
結晶膜を選択的に形成するものである。
したがって、連続した多結晶膜を堆積した場合に比べ、
各多結晶膜を分離して形成することができる。この多結
晶膜の内部応力は大幅に緩和されており、各多結晶薄膜
にはクラックの発生はなくなる。
各多結晶膜を分離して形成することができる。この多結
晶膜の内部応力は大幅に緩和されており、各多結晶薄膜
にはクラックの発生はなくなる。
また、本発明においては、核形成面同志の間隔を所望の
間隔に設けることにより核形成密度を10層cm−’以
下とすれば、多結晶膜の平均粒径が10−’mm以上と
なり、より大きな結晶粒よりなる多結晶層が得られ、ひ
いては結晶粒界の少ない多結晶層が得られるので好まし
い。
間隔に設けることにより核形成密度を10層cm−’以
下とすれば、多結晶膜の平均粒径が10−’mm以上と
なり、より大きな結晶粒よりなる多結晶層が得られ、ひ
いては結晶粒界の少ない多結晶層が得られるので好まし
い。
なお、核形成密度は小さければ小さいほど大きな結晶粒
径を有する多結晶層が得らえるので好ましい。
径を有する多結晶層が得らえるので好ましい。
[実施態様例]
以下に本発明を実施態様例をあげて具体的に説明する。
第1図は本発明の工程図を示すものである。第1図にお
いて、1は核形成密度の小さい材料よりなる基体(たと
えば基板)であり、この表面が非核形成面となる。かか
る基体としては、石英、ガラスのようなバルクのSin
、基板を用いればよい。この基体1上に、数十μm乃至
数百μm角の核形成面3を互いに分離して形成する(第
1図(b))。かかる核形成面3としては、たとえばC
VD法によりSt、N4層の連続膜を基体上に形成後、
バターニングする方法、S10を核形成面となるべき部
分にのみ注入する方法その他の方法を用いて形成すれば
よい。
いて、1は核形成密度の小さい材料よりなる基体(たと
えば基板)であり、この表面が非核形成面となる。かか
る基体としては、石英、ガラスのようなバルクのSin
、基板を用いればよい。この基体1上に、数十μm乃至
数百μm角の核形成面3を互いに分離して形成する(第
1図(b))。かかる核形成面3としては、たとえばC
VD法によりSt、N4層の連続膜を基体上に形成後、
バターニングする方法、S10を核形成面となるべき部
分にのみ注入する方法その他の方法を用いて形成すれば
よい。
たとえば、St、N、層は、5iH2cIL、+NH3
ガスを使用して、0.3Torr、加熱温度800℃以
上の条件で0.1μm厚に堆積させればよい。
ガスを使用して、0.3Torr、加熱温度800℃以
上の条件で0.1μm厚に堆積させればよい。
また、たとえば、Sin、基体表面へのSt”イオンの
注入は、5iOz基体表面をレジストで覆い、窓をパタ
ーニングして全面にSt”を、20keV、1xlO”
cm−”以上のドープ量でイオン注入する。もちろん、
マスクレジストを用いずに収束イオンビームを用いても
良い。
注入は、5iOz基体表面をレジストで覆い、窓をパタ
ーニングして全面にSt”を、20keV、1xlO”
cm−”以上のドープ量でイオン注入する。もちろん、
マスクレジストを用いずに収束イオンビームを用いても
良い。
続いて、上記核形成面よりSt多結晶を選択的に成長さ
せる(第1図(C))が、本実施例においては、多結晶
粒の粒径は後述するように重要な意味を持つため、その
粒径は第2図に示すごとく温度変化によって制御が可能
である。なお、第2図は、5iHz C112:HCl
:H2=1.2:1.O: 100 (2層m1n)1
50Torrの条件下で堆積を行なった結果得られたグ
ラフである。クラック発生を防止するという目的で多結
晶膜を分離して形成するには、第2図に示したすべての
温度範囲で可能ではあるが、より完全な選択堆積を行な
うには、940を以上が望ましい。
せる(第1図(C))が、本実施例においては、多結晶
粒の粒径は後述するように重要な意味を持つため、その
粒径は第2図に示すごとく温度変化によって制御が可能
である。なお、第2図は、5iHz C112:HCl
:H2=1.2:1.O: 100 (2層m1n)1
50Torrの条件下で堆積を行なった結果得られたグ
ラフである。クラック発生を防止するという目的で多結
晶膜を分離して形成するには、第2図に示したすべての
温度範囲で可能ではあるが、より完全な選択堆積を行な
うには、940を以上が望ましい。
なお、ソースガスとともに核形成密度コントロールガス
(たとえばHCfガス)を添加することによっても粒径
制御が可能である。第3図はHCl量による粒径制御を
示すグラフである。なお、このグラフは、5iH2CJ
12 :H2=1、2 : 100 (42層mi
n)、基体温度960℃、圧力150Torrなる堆積
条件で得られたものであるが、圧力は200Torr以
下、温度は850℃以上とすることが好ましく、また、
クラックを発生させないように分離した多結晶膜を形成
するためには、すなわち、完全な選択性をもたせるため
には、HCl2量を1. 0 (fl/m1n)以上に
することが望ましい。
(たとえばHCfガス)を添加することによっても粒径
制御が可能である。第3図はHCl量による粒径制御を
示すグラフである。なお、このグラフは、5iH2CJ
12 :H2=1、2 : 100 (42層mi
n)、基体温度960℃、圧力150Torrなる堆積
条件で得られたものであるが、圧力は200Torr以
下、温度は850℃以上とすることが好ましく、また、
クラックを発生させないように分離した多結晶膜を形成
するためには、すなわち、完全な選択性をもたせるため
には、HCl2量を1. 0 (fl/m1n)以上に
することが望ましい。
以上により得られる多結晶層上に、単体MO3FETを
作製した場合、粒径に応じて素子の特性が決定されるが
、連続膜の場合に比べはるかに高い歩留りが達成される
。
作製した場合、粒径に応じて素子の特性が決定されるが
、連続膜の場合に比べはるかに高い歩留りが達成される
。
[実施例]
以下に実施例をあげて具体的に説明する。
第1図に示す工程により多結晶層の堆積を行った。
第1図において、1は核形成密度の小さい材料であり、
石英基板を用いた。この基板1上にSt、N4の連続I
I!2を形成しく第1図(a))、パターニングにより
数十μm角の核形成面3を互いに分離して形成した(第
1図(b))。この核形成面3は、CVD法により形成
した。すなわち、Si、N、層は、5iH2CIL□+
NH,ガスを使用して0.3Torr、800℃の条件
で0.1μm厚に連続的に堆積させた後、フォトリソグ
ラフィーを用いてパターニングした。
石英基板を用いた。この基板1上にSt、N4の連続I
I!2を形成しく第1図(a))、パターニングにより
数十μm角の核形成面3を互いに分離して形成した(第
1図(b))。この核形成面3は、CVD法により形成
した。すなわち、Si、N、層は、5iH2CIL□+
NH,ガスを使用して0.3Torr、800℃の条件
で0.1μm厚に連続的に堆積させた後、フォトリソグ
ラフィーを用いてパターニングした。
つづいて、上記核形成面3よりSt多結晶をCVD法に
より選択的に成長・堆積させた(第1図(C))、なお
、S i H2Cf12: HCl2 :H2==1.
2:1、O: 100 (n/mi n)150Tor
rの条件下で堆積を行なった。基板温度は940℃とし
た。本条件により平均粒径3μm程の大粒径St多結晶
層が50μm角の面積に選択的に成長した。
より選択的に成長・堆積させた(第1図(C))、なお
、S i H2Cf12: HCl2 :H2==1.
2:1、O: 100 (n/mi n)150Tor
rの条件下で堆積を行なった。基板温度は940℃とし
た。本条件により平均粒径3μm程の大粒径St多結晶
層が50μm角の面積に選択的に成長した。
以上により得られた多結晶膜上にチャネル長20μmの
単体MO5FETを作製したところ多結晶膜ではクラッ
クが発生せず、約100%に近い歩留りが達成された。
単体MO5FETを作製したところ多結晶膜ではクラッ
クが発生せず、約100%に近い歩留りが達成された。
一方、連続膜の場合クラックが発生し、そのクラック上
に配置されたトランジスタは動作せず、歩留りは50%
程度であった。
に配置されたトランジスタは動作せず、歩留りは50%
程度であった。
[他の実施例]
石英基板上の1μmのレジストに50μm角の窓を設け
、それをマスクにして、Siイオンを注入した。注入エ
ネルギーは20keV、注入量は2xlO16cm−2
であった。レジストを除去した後、CVD法で多結晶層
を注入表面上にのみ選択的に成長させた。
、それをマスクにして、Siイオンを注入した。注入エ
ネルギーは20keV、注入量は2xlO16cm−2
であった。レジストを除去した後、CVD法で多結晶層
を注入表面上にのみ選択的に成長させた。
ガス系は5iH2Cj2□/HCl1/H2=1.2/
1.O/100 (n/mi n)で30分程960℃
、150Torrの条件で行った。成長した多結晶層の
平均粒径は約1.5μmであった。成長した薄膜島状に
はクラック皆無であり、チャネル長10μmの単体MO
3FET (電界効果トランジスター)を各層に一個づ
つ、4インチ基板上に複数個形成したところ、クラック
が無いため、100%の歩留りで作動した。
1.O/100 (n/mi n)で30分程960℃
、150Torrの条件で行った。成長した多結晶層の
平均粒径は約1.5μmであった。成長した薄膜島状に
はクラック皆無であり、チャネル長10μmの単体MO
3FET (電界効果トランジスター)を各層に一個づ
つ、4インチ基板上に複数個形成したところ、クラック
が無いため、100%の歩留りで作動した。
[発明の効果コ
以上説明したように、本発明によれば大粒径の多結晶膜
を選択的に形成することが可能であり、クランクの発生
のない大粒径多結晶膜を提供することが可能である。
を選択的に形成することが可能であり、クランクの発生
のない大粒径多結晶膜を提供することが可能である。
第1図は多結晶膜形成の工程を示す断面図である。第2
図は粒径の温度依存性を示すグラフである。第3図は粒
径のHCj2量依存性を示すグラフである。 1・・・SiO□基板、2・・・Si、N、連続膜、3
・・・パターニングされたSi、N4膜、4・・・多結
晶Si膜。 第1 図 第2図 (”Ci)
図は粒径の温度依存性を示すグラフである。第3図は粒
径のHCj2量依存性を示すグラフである。 1・・・SiO□基板、2・・・Si、N、連続膜、3
・・・パターニングされたSi、N4膜、4・・・多結
晶Si膜。 第1 図 第2図 (”Ci)
Claims (3)
- (1)核形成密度の小さい非核形成面上に、前記非核形
成面よりも核形成密度の大きい核形成面を互いに分離し
て複数形成し、前記非核形成面と前記核形成面との核形
成密度の差を利用して選択的に大粒径多結晶膜をそれぞ
れの前記核形成面に形成することを特徴とする大粒径多
結晶膜の選択堆積方法。 - (2)核形成面の核形成密度を10^8/cm^2以下
に制御した特許請求の範囲第1項乃至第2項に記載の大
粒径多結晶膜の選択方法。 - (3)非核形成面と前記非核形成面よりも大きな核形成
密度を有する核形成面とを互いに分離して有する基体に
気相法による結晶成長処理を施し、前記核形成面上に選
択的に多結晶膜を形成することを特徴とする大粒径多結
晶膜の選択堆積方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9022389A JPH02268418A (ja) | 1989-04-10 | 1989-04-10 | 大粒径多結晶膜の選択堆積方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9022389A JPH02268418A (ja) | 1989-04-10 | 1989-04-10 | 大粒径多結晶膜の選択堆積方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02268418A true JPH02268418A (ja) | 1990-11-02 |
Family
ID=13992487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9022389A Pending JPH02268418A (ja) | 1989-04-10 | 1989-04-10 | 大粒径多結晶膜の選択堆積方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02268418A (ja) |
-
1989
- 1989-04-10 JP JP9022389A patent/JPH02268418A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH076950A (ja) | 電子、電光および光学的な構成要素に対する構造部品を作製する方法 | |
| JPH11162850A (ja) | 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子 | |
| JPH02260524A (ja) | 結晶性半導体膜及びその形成方法 | |
| JPH03132016A (ja) | 結晶の形成方法 | |
| JPH02268418A (ja) | 大粒径多結晶膜の選択堆積方法 | |
| JPS6170715A (ja) | 化合物半導体の成長方法 | |
| JPS5840820A (ja) | シリコン単結晶膜形成法 | |
| JP2647927B2 (ja) | 選択的エピタキシャル成長方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JP2003171200A (ja) | 化合物半導体の結晶成長法、及び化合物半導体装置 | |
| JP2592984B2 (ja) | シリコン薄膜の製造方法 | |
| JP2961188B2 (ja) | Soi基板の作製方法 | |
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| JP2771636B2 (ja) | 選択的エピタキシャル成長方法 | |
| JPH02220431A (ja) | 半導体基板の形成法 | |
| JPH02258690A (ja) | 半導体薄膜の形成方法 | |
| JP2737152B2 (ja) | Soi形成方法 | |
| JPH0311618A (ja) | 半導体の製造法 | |
| JPH02191319A (ja) | Soi構造の形成方法 | |
| JPH01152719A (ja) | Soi構造の形成方法 | |
| JPH07273028A (ja) | 半導体基板及びその製造方法 | |
| JPH0547660A (ja) | 半導体薄膜の固相成長方法 | |
| JP2680114B2 (ja) | 結晶性半導体薄膜の形成方法 | |
| JPH04188612A (ja) | 結晶成長方法及び該方法によって得られた結晶物品 | |
| JPH0216720A (ja) | 固相エピタキシヤル成長方法 |