JPH02268524A - デジタルアナログ変換器 - Google Patents
デジタルアナログ変換器Info
- Publication number
- JPH02268524A JPH02268524A JP9140589A JP9140589A JPH02268524A JP H02268524 A JPH02268524 A JP H02268524A JP 9140589 A JP9140589 A JP 9140589A JP 9140589 A JP9140589 A JP 9140589A JP H02268524 A JPH02268524 A JP H02268524A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- resistance
- analog converter
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 10
- 101150090280 MOS1 gene Proteins 0.000 description 2
- 101100401568 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MIC10 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はデジタルアナログ変換器に関する。
〔従来の技術１
従来のデジタルアナログ変換器に用いられる抵抗値を切
り換λる電界効果型（ＭＯＳ））−ランジスクのゲート
信号は第２図に示す様に電源電圧がもちいられていた。
り換λる電界効果型（ＭＯＳ））−ランジスクのゲート
信号は第２図に示す様に電源電圧がもちいられていた。
従来のデジタルアナログ変換器では電源電圧が変化した
時には第２図に示す電界効果型トランジスタのオン抵抗
が電源電圧の変化とともに変化するのでオペアンプの端
子から見た抵抗値が変化してしまい出力電圧が変化して
しまう。
時には第２図に示す電界効果型トランジスタのオン抵抗
が電源電圧の変化とともに変化するのでオペアンプの端
子から見た抵抗値が変化してしまい出力電圧が変化して
しまう。
そこで従来のデジタルアナログ変換器では電源電圧の変
化によるオン抵抗の変化が無視できるようにデジタルア
ナログ変換器に使用する抵抗値より十分小さなオン抵抗
にしないといけないため電界効果型トランジスタのサイ
ズを大きくしないと電源電圧の変化に対して安定な出力
が得られなかった。
化によるオン抵抗の変化が無視できるようにデジタルア
ナログ変換器に使用する抵抗値より十分小さなオン抵抗
にしないといけないため電界効果型トランジスタのサイ
ズを大きくしないと電源電圧の変化に対して安定な出力
が得られなかった。
［課題を解決するための手段］
本発明のデジタルアナログ変換器は、オペアンプの一方
の入力とＧＮＤ間に配置された抵抗値を切り換えること
により前記オペアンプの出力電圧を制御する抵抗回路網
型デジタルアナログ変換器において、前記抵抗値を切り
換える手段に電界効果型トランジスタを用い前記電界効
果型トランジスタのゲート電極を前記デジタルアナログ
変換器で分解される電圧以上の定電圧で駆動することを
特徴とする。
の入力とＧＮＤ間に配置された抵抗値を切り換えること
により前記オペアンプの出力電圧を制御する抵抗回路網
型デジタルアナログ変換器において、前記抵抗値を切り
換える手段に電界効果型トランジスタを用い前記電界効
果型トランジスタのゲート電極を前記デジタルアナログ
変換器で分解される電圧以上の定電圧で駆動することを
特徴とする。
第１図は本発明の実施例におけるラダー抵抗型３ビツト
デジタルアナログ変換器である。オペアンプの端子の電
圧はインバータａ、ｂ、ｃの状態と抵抗。、ｐ、ｑ、ｒ
、ｓ、ｔの値とインバータに用いられているＭＯＳトラ
ンジスタのオン抵抗できめられる。
デジタルアナログ変換器である。オペアンプの端子の電
圧はインバータａ、ｂ、ｃの状態と抵抗。、ｐ、ｑ、ｒ
、ｓ、ｔの値とインバータに用いられているＭＯＳトラ
ンジスタのオン抵抗できめられる。
例としてインバータａ、ｂ、ｃの状態がＯｆｆ、ｏｆｆ
、ｏｎの場合を説明する。ラダー抵抗型のデジタルアナ
ログ変換器では抵抗ｐ、ｒ、ｔとＭＯＳトランジスタの
オン抵抗の和が抵抗ｑ。
、ｏｎの場合を説明する。ラダー抵抗型のデジタルアナ
ログ変換器では抵抗ｐ、ｒ、ｔとＭＯＳトランジスタの
オン抵抗の和が抵抗ｑ。
Ｓの２倍の大きさで抵抗０と同しである。
オペアンプの端子の電圧は以下の式で表わせる。
Ｖｉｎ＝Ｖ ｒｅｆ＊ （ｂ ＋／２ ＋ ｂＪ２”
＋ ｂｉ／２ ” ）ここでＶｉｎはオペアンプ
の端子の電圧、Ｖ ｒｅｆはデジタルアナログ変換器で
分解する電圧、ｂ １．ｂｚ 、ｂｓはインバータａ、
ｂ、ｃの状態である０例の場合はＶ ｉｎ＝ Ｖ ｒｅ
ｆ／ ２となる。
＋ ｂｉ／２ ” ）ここでＶｉｎはオペアンプ
の端子の電圧、Ｖ ｒｅｆはデジタルアナログ変換器で
分解する電圧、ｂ １．ｂｚ 、ｂｓはインバータａ、
ｂ、ｃの状態である０例の場合はＶ ｉｎ＝ Ｖ ｒｅ
ｆ／ ２となる。
ここで問題となるＭＯＳｌ−ランジスタのオン抵抗はド
レインとソースの電圧差とゲート電圧で決まる。本発明
ではゲートはインバータｄ、ｅ、ｆで駆動しているため
ゲート電圧はＶ ｒｅｆより高い定電圧Ｖ ｃｏｎかＧ
ＮＤとなる。非飽和のＭＯＳトランジスタのドレイン電
流は以下の式で表わせる。
レインとソースの電圧差とゲート電圧で決まる。本発明
ではゲートはインバータｄ、ｅ、ｆで駆動しているため
ゲート電圧はＶ ｒｅｆより高い定電圧Ｖ ｃｏｎかＧ
ＮＤとなる。非飽和のＭＯＳトランジスタのドレイン電
流は以下の式で表わせる。
Ｉ ６１＝βｆｆｖｑｑ−ｖｔｌ＊ Ｖｏ −１／
２ ＊ Ｖｏ”）ここでＩ ６６はドレイン電流で、
βは電流増幅率、■１．はゲート電圧、ｖｏはトレイン
電圧である。ＭＯＳトランジスタのオン抵抗が抵抗０、
ｐ、ｑ、ｒ、ｓ、ｔの抵抗より十分小さいとすると第１
図の回路ではドレインとソースとの電圧差は小さくなる
ため上記の式の１７２＊Ｖｏｏ”の項が無視できるため
ＭＯＳｌ−ランジスタは値がβ（Ｖ Ｑ、−Ｖ −）で
表わせる抵抗と見なせる。
２ ＊ Ｖｏ”）ここでＩ ６６はドレイン電流で、
βは電流増幅率、■１．はゲート電圧、ｖｏはトレイン
電圧である。ＭＯＳトランジスタのオン抵抗が抵抗０、
ｐ、ｑ、ｒ、ｓ、ｔの抵抗より十分小さいとすると第１
図の回路ではドレインとソースとの電圧差は小さくなる
ため上記の式の１７２＊Ｖｏｏ”の項が無視できるため
ＭＯＳｌ−ランジスタは値がβ（Ｖ Ｑ、−Ｖ −）で
表わせる抵抗と見なせる。
さらにこの値は電源電圧に依存しないために電源電圧が
変化してもＭＯＳｌ−ランジスタのオン抵抗が変化しな
い、しかし従来の回路である第２図ではＭＯＳｌ−ラン
ジスタのゲートに入る信号の電圧は電源電圧であるため
ＭＯＳｌ−ランジスタのオン抵抗が抵抗ｏ、ｐ、ｑ、ｒ
、ｓ、ｔより十分小さくしてオン抵抗がβ（ＶＱ、−Ｖ
、）であられせるようになっても電源電圧とともに■９
．が変化するためにオン抵抗の値が変化する。この様に
従来の回路では電源電圧が変化した場合にはスイチング
するＭＯＳｌ−ランジスタのオン抵抗が変化するために
出力電圧が変化してしまう、しかし本発明を用いた回路
では電源電圧が変化しても出力が変化しない、なお上記
例はラダー抵抗型３ビツトデジタルアナログ変換器につ
いて述べたがｎビットのラダー抵抗型及び重み抵抗型の
デジタルアナログ変換器でも同様のことが言える。
変化してもＭＯＳｌ−ランジスタのオン抵抗が変化しな
い、しかし従来の回路である第２図ではＭＯＳｌ−ラン
ジスタのゲートに入る信号の電圧は電源電圧であるため
ＭＯＳｌ−ランジスタのオン抵抗が抵抗ｏ、ｐ、ｑ、ｒ
、ｓ、ｔより十分小さくしてオン抵抗がβ（ＶＱ、−Ｖ
、）であられせるようになっても電源電圧とともに■９
．が変化するためにオン抵抗の値が変化する。この様に
従来の回路では電源電圧が変化した場合にはスイチング
するＭＯＳｌ−ランジスタのオン抵抗が変化するために
出力電圧が変化してしまう、しかし本発明を用いた回路
では電源電圧が変化しても出力が変化しない、なお上記
例はラダー抵抗型３ビツトデジタルアナログ変換器につ
いて述べたがｎビットのラダー抵抗型及び重み抵抗型の
デジタルアナログ変換器でも同様のことが言える。
［発明の効果］
以上述べたように発明によれば抵抗値を切り換える手段
である電界効果型トランジスタのゲート電極をデジタル
アナログ変換器で分解する電圧以上の高い定電圧で駆動
することにより電源電圧が変化しても安定な高精度の出
力電圧が得られる。
である電界効果型トランジスタのゲート電極をデジタル
アナログ変換器で分解する電圧以上の高い定電圧で駆動
することにより電源電圧が変化しても安定な高精度の出
力電圧が得られる。
さらに電界効果トランジスタのオン抵抗が一定となるた
めデジタルアナログ変換器の抵抗値を決める時に電界効
果型トランジスタのオン抵抗を考慮して決めることがで
きデジタルアナログ変換器を半導体集積回路で実現する
場合電界効果型トランジスタのサイズを小さくでき半導
体集積回路のチップサイズを小さくできる。
めデジタルアナログ変換器の抵抗値を決める時に電界効
果型トランジスタのオン抵抗を考慮して決めることがで
きデジタルアナログ変換器を半導体集積回路で実現する
場合電界効果型トランジスタのサイズを小さくでき半導
体集積回路のチップサイズを小さくできる。
第１図は本発明のデジタルアナログ変換器の一実施例を
示す回路図６ 第２図は従来のデジタルアナログ変換器を示す回路図。 ｏ 、 ｐ、 ｑ、 ｒ、 ｓ、 ｔ・・・・・
抵抗 ａ、 ｂ 、 ｅ ２ ° ９ ＶＤＤ” ＶＣＯＮ’ ・インバータ ・オペアンプ ・電源電圧 ・定電圧 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）第１ 図
示す回路図６ 第２図は従来のデジタルアナログ変換器を示す回路図。 ｏ 、 ｐ、 ｑ、 ｒ、 ｓ、 ｔ・・・・・
抵抗 ａ、 ｂ 、 ｅ ２ ° ９ ＶＤＤ” ＶＣＯＮ’ ・インバータ ・オペアンプ ・電源電圧 ・定電圧 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）第１ 図
Claims (1)
- オペアンプの一方の入力とＧＮＤ間に配置された抵抗値
を切り換えることにより前記オペアンプの出力電圧を制
御する抵抗回路網型デジタルアナログ変換器において、
前記抵抗値を切り換える手段に電界効果型トランジスタ
を用い前記電界効果型トランジスタのゲート電極を前記
デジタルアナログ変換器で分解される電圧以上の定電圧
で駆動することを特徴とするデジタルアナログ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9140589A JPH02268524A (ja) | 1989-04-11 | 1989-04-11 | デジタルアナログ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9140589A JPH02268524A (ja) | 1989-04-11 | 1989-04-11 | デジタルアナログ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02268524A true JPH02268524A (ja) | 1990-11-02 |
Family
ID=14025472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9140589A Pending JPH02268524A (ja) | 1989-04-11 | 1989-04-11 | デジタルアナログ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02268524A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130120176A1 (en) * | 2011-11-14 | 2013-05-16 | Semtech Corporation | Resistive digital-to-analog conversion |
| CN116721640A (zh) * | 2023-05-31 | 2023-09-08 | 南京信为峰光电科技有限公司 | 一种经济的段式lcd宽电压自适应驱动方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59214321A (ja) * | 1983-02-11 | 1984-12-04 | アナログ デバイセス インコーポレーテツド | 広範囲の基準電圧に対して正確なｄ／ａ変換器 |
| JPS62155623A (ja) * | 1985-11-08 | 1987-07-10 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | デジタル−アナログ変換器 |
| JPS6454819A (en) * | 1987-06-15 | 1989-03-02 | Burr Brown Corp | Cmos digital-analog converter circuit |
-
1989
- 1989-04-11 JP JP9140589A patent/JPH02268524A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59214321A (ja) * | 1983-02-11 | 1984-12-04 | アナログ デバイセス インコーポレーテツド | 広範囲の基準電圧に対して正確なｄ／ａ変換器 |
| JPS62155623A (ja) * | 1985-11-08 | 1987-07-10 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | デジタル−アナログ変換器 |
| JPS6454819A (en) * | 1987-06-15 | 1989-03-02 | Burr Brown Corp | Cmos digital-analog converter circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130120176A1 (en) * | 2011-11-14 | 2013-05-16 | Semtech Corporation | Resistive digital-to-analog conversion |
| US8487800B2 (en) * | 2011-11-14 | 2013-07-16 | Semtech Corporation | Resistive digital-to-analog conversion |
| CN116721640A (zh) * | 2023-05-31 | 2023-09-08 | 南京信为峰光电科技有限公司 | 一种经济的段式lcd宽电压自适应驱动方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209098B1 (ko) | D/a 변환기 | |
| JPH02268524A (ja) | デジタルアナログ変換器 | |
| KR930010939B1 (ko) | 인버터회로 및 이 회로를 사용한 쵸퍼형 비교기회로 | |
| JPH06232706A (ja) | 比較器 | |
| JPS6367802A (ja) | スイツチ回路 | |
| JPS5923625A (ja) | 信号処理回路 | |
| JPH021408B2 (ja) | ||
| JPS62165281A (ja) | 積分回路 | |
| JPS63263910A (ja) | 電圧比較器 | |
| JPH02257317A (ja) | 電流源回路 | |
| JPS5914795Y2 (ja) | 電圧検出回路 | |
| EP1388926B1 (en) | Level shift voltage generator | |
| JP3004475U (ja) | 電気リミット回路 | |
| JPS6012816A (ja) | Ｃｍｏｓコンパレ−タ | |
| JPH03258025A (ja) | 半導体集積回路 | |
| JPS6022657Y2 (ja) | 直結増幅器の外乱防止回路 | |
| KR930005442Y1 (ko) | 아날로그 디지탈 플래시 변환기용 비교기 셀 | |
| SU1539993A1 (ru) | МДП-инвертор | |
| JPH0294920A (ja) | デジタル・アナログ変換器 | |
| JPS5955621A (ja) | 信号変換回路 | |
| JPS6258566B2 (ja) | ||
| JPH01119112A (ja) | 電圧比較回路 | |
| JPH118969A (ja) | 電源回路 | |
| JPH02254811A (ja) | リセツト回路 | |
| JPH0476246B2 (ja) |