JPH02270349A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02270349A JPH02270349A JP9141089A JP9141089A JPH02270349A JP H02270349 A JPH02270349 A JP H02270349A JP 9141089 A JP9141089 A JP 9141089A JP 9141089 A JP9141089 A JP 9141089A JP H02270349 A JPH02270349 A JP H02270349A
- Authority
- JP
- Japan
- Prior art keywords
- wiring material
- film
- wiring
- insulating film
- grounded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 4
- 239000000463 material Substances 0.000 claims abstract 14
- 239000000758 substrate Substances 0.000 claims abstract 2
- 239000004020 conductor Substances 0.000 abstract 5
- 230000008878 coupling Effects 0.000 abstract 2
- 238000010168 coupling process Methods 0.000 abstract 2
- 238000005859 coupling reaction Methods 0.000 abstract 2
- 230000006866 deterioration Effects 0.000 abstract 2
- 230000010354 integration Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置に係り、特に、多層配線が可能で
ある半導体装置に関するものである。
ある半導体装置に関するものである。
〔従来の技術１
近年、半導体装置の高集積化にあたり、素子間の配線が
高密度化、多層化しているが、従来は。
高密度化、多層化しているが、従来は。
例えば、第２図に示すように、基板上に形成された配線
材１の上に、絶縁１ｔ＠２を介して配線材３が形成され
、さらに絶縁膜４を介して配線材５が形成される構造を
とっていた。
材１の上に、絶縁１ｔ＠２を介して配線材３が形成され
、さらに絶縁膜４を介して配線材５が形成される構造を
とっていた。
（発明が解決しようとする課題１
しかしながら、第２図に示されるような従来の構造では
、各配線材間及び素子との間の静電結合により、回路の
特性の劣化や誤動作等の問題が発生する。そのため、各
配線材の配置に大きな制約ができ、半導体装置の高集ｆ
ａ化の妨たげとなっていた。
、各配線材間及び素子との間の静電結合により、回路の
特性の劣化や誤動作等の問題が発生する。そのため、各
配線材の配置に大きな制約ができ、半導体装置の高集ｆ
ａ化の妨たげとなっていた。
そこで本発明は、このような課題を解決することを目的
とする。
とする。
［課題を解決するための手段］
基板上に形成された第１の導電体膜と、前記第１の導電
体膜と第１の絶縁膜を介して形成された配線材と、前記
配線材と第２の絶縁膜を介して設置された第２の導電体
膜とから構成され、前記第１の導電体膜及び第２の導電
体膜とが、前記配線材の少なくとも一方の側において前
記第１の絶縁膜及び第２の絶縁膜に設けられた開口部を
通して接続されるとともに接地されることを特徴とする
。
体膜と第１の絶縁膜を介して形成された配線材と、前記
配線材と第２の絶縁膜を介して設置された第２の導電体
膜とから構成され、前記第１の導電体膜及び第２の導電
体膜とが、前記配線材の少なくとも一方の側において前
記第１の絶縁膜及び第２の絶縁膜に設けられた開口部を
通して接続されるとともに接地されることを特徴とする
。
〔実 施 例１
以下、本発明の一実施例を図面に基づいて説明する。
まず、第１図に示す断面図では、基板上に形成された導
電体膜６および配線材１の上に、絶！１ｌｌＩ２を介し
て配線材３を形成し、配線材と絶縁膜４を介して導電体
膜８を形成する。ここで、導電体膜６と８は、絶縁１１
１２．４に設けられた開口部７を通して接続されている
とともに、電源ラインの基準電位等に接続されている。
電体膜６および配線材１の上に、絶！１ｌｌＩ２を介し
て配線材３を形成し、配線材と絶縁膜４を介して導電体
膜８を形成する。ここで、導電体膜６と８は、絶縁１１
１２．４に設けられた開口部７を通して接続されている
とともに、電源ラインの基準電位等に接続されている。
その導電体膜８上に絶縁１１１９を介して配線材５を形
成する構造をとっている。
成する構造をとっている。
なお、配線材が３層以上用いられるならば、そのうち・
の２つの層の一部分を、接地された導電体膜として兼用
することも可能である。
の２つの層の一部分を、接地された導電体膜として兼用
することも可能である。
［発明の効果］
以上説明したように、本発明によると、接地された導電
体膜で囲まれた配線材と、他の配線材及び素子との間の
静電結合が生じないため、その静電結合による回路の特
性の劣化や誤動作等の問題が発生しないとともに、配線
材の配置の制約が解消されるため、半導体装置の高集積
化が可能となる。
体膜で囲まれた配線材と、他の配線材及び素子との間の
静電結合が生じないため、その静電結合による回路の特
性の劣化や誤動作等の問題が発生しないとともに、配線
材の配置の制約が解消されるため、半導体装置の高集積
化が可能となる。
第１図は本発明の一実施例である半導体装置の断面図、
第２図は従来の半導体装置の断面図である。 ｌ・・・配線材 ２・・・絶縁膜 ３・・・配線材 ４・・・絶縁膜 ５・・・配線材 ６・・・接地された導を体膜 ７・・・絶縁膜に設けられた開口部 ８・・・接地された導電体膜 ９・・・絶縁膜 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（使１名）；ｌ ノ
リリ Ｉλａ
第２図は従来の半導体装置の断面図である。 ｌ・・・配線材 ２・・・絶縁膜 ３・・・配線材 ４・・・絶縁膜 ５・・・配線材 ６・・・接地された導を体膜 ７・・・絶縁膜に設けられた開口部 ８・・・接地された導電体膜 ９・・・絶縁膜 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（使１名）；ｌ ノ
リリ Ｉλａ
Claims (1)
- 基板上に形成された第１の導電体膜と、前記第１の導電
体膜と第１の絶縁膜を介して形成された配線材と、前記
配線材と第２の絶縁膜を介して形成された第２の導電体
膜とから構成され、前記第１の導電体膜と第２の導電体
膜とが、前記配線材の少なくとも一方の側において、前
記第１の絶縁膜及び第２の絶縁膜に設けられた開口部を
通して接続されるとともに接地されることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9141089A JPH02270349A (ja) | 1989-04-11 | 1989-04-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9141089A JPH02270349A (ja) | 1989-04-11 | 1989-04-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02270349A true JPH02270349A (ja) | 1990-11-05 |
Family
ID=14025608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9141089A Pending JPH02270349A (ja) | 1989-04-11 | 1989-04-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02270349A (ja) |
-
1989
- 1989-04-11 JP JP9141089A patent/JPH02270349A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1999013514A3 (en) | Electrical devices and a method of manufacturing the same | |
| WO1997023897A3 (de) | Optoelektronisches sensor-bauelement | |
| JPH02137366A (ja) | ダイオード型アクティブマトリクス基板 | |
| KR960702180A (ko) | 높은 집적도를 위한 공급 단자를 가지는 반도체 부품(semiconductor components with supply terminals for high integration density) | |
| US5027174A (en) | Semiconductor integrated circuit device with improved resistance against electrostatic noise | |
| US4894705A (en) | Semiconductor device | |
| JPH02270349A (ja) | 半導体装置 | |
| JPS59171140A (ja) | 半導体装置 | |
| JPS5890755A (ja) | 半導体装置 | |
| JPH02270348A (ja) | 半導体装置 | |
| EP0134692A3 (en) | Multilayer semiconductor devices with embedded conductor structure | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPS5852346B2 (ja) | 半導体装置 | |
| JPS61230333A (ja) | 集積回路 | |
| JPS6467943A (en) | Laminated semiconductor device | |
| JPS60261169A (ja) | 集積回路装置 | |
| US5844293A (en) | Semiconductor device with improved dielectric breakdown strength | |
| KR200309911Y1 (ko) | 다층 배선 | |
| JPH06164087A (ja) | 回路基板 | |
| KR970004455B1 (ko) | 반도체 장치 | |
| JPH0362555A (ja) | 半導体装置 | |
| JPH04189597A (ja) | Ｉｃメモリカード | |
| KR0177394B1 (ko) | 반도체 소자의 입력부 | |
| JPS6181655A (ja) | 半導体装置 | |
| JPH04186643A (ja) | 半導体装置 |