JPS6181655A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6181655A JPS6181655A JP59203215A JP20321584A JPS6181655A JP S6181655 A JPS6181655 A JP S6181655A JP 59203215 A JP59203215 A JP 59203215A JP 20321584 A JP20321584 A JP 20321584A JP S6181655 A JPS6181655 A JP S6181655A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- aluminum
- semiconductor device
- wiring layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 abstract description 51
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 28
- 229910052782 aluminium Inorganic materials 0.000 abstract description 28
- 230000008878 coupling Effects 0.000 abstract description 13
- 238000010168 coupling process Methods 0.000 abstract description 13
- 238000005859 coupling reaction Methods 0.000 abstract description 13
- 239000011229 interlayer Substances 0.000 abstract description 13
- 239000000758 substrate Substances 0.000 abstract description 6
- 230000007257 malfunction Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に二層以上の配線層を有
する半導体装置の改良に関する。
する半導体装置の改良に関する。
近年、半導体装置、詳しくは集積回路装置は、その集積
度が年々高密度化が計られている。集積度が高密度化す
ると当然の結果として配線数の増加を米し、この対策と
して配線層を二層以上にすることにより、配線層の実効
的面積を広くした集積回路装置が製造さｎている。しか
もこれらの多層配線構造では高密度化並びに製作技術か
ら層間絶縁膜を厚くすることが困ＱＶＣなってきている
。
度が年々高密度化が計られている。集積度が高密度化す
ると当然の結果として配線数の増加を米し、この対策と
して配線層を二層以上にすることにより、配線層の実効
的面積を広くした集積回路装置が製造さｎている。しか
もこれらの多層配線構造では高密度化並びに製作技術か
ら層間絶縁膜を厚くすることが困ＱＶＣなってきている
。
上述したように多層配線構造の半導体装置において、配
線層間の層間膜の膜厚を十分に大きくすることが出来な
い場合が多くなって米ておシ、この場合上、上層の配線
と下層の配線との結合容量が増加し、片方の配線に入っ
た電気信号が結合容量を介して他方の配線に入シ易くな
シ、即ち配線間の結合係数が増加する。その結果半導体
装置が誤動作を起し易くなるという問題点があった。
線層間の層間膜の膜厚を十分に大きくすることが出来な
い場合が多くなって米ておシ、この場合上、上層の配線
と下層の配線との結合容量が増加し、片方の配線に入っ
た電気信号が結合容量を介して他方の配線に入シ易くな
シ、即ち配線間の結合係数が増加する。その結果半導体
装置が誤動作を起し易くなるという問題点があった。
本発明は上記問題点に対処してなされたもので、結合係
数の小さい半導体装置を提供することを目的とする。
数の小さい半導体装置を提供することを目的とする。
本発明の半導体装置は、二層以上の配線層を有する半導
体装置において、前記配線層の層間の少くとも一部に４
電体で形成された層を有して構成される。
体装置において、前記配線層の層間の少くとも一部に４
電体で形成された層を有して構成される。
また、導電体で形成された層を接地又は一定電位に保持
させることによシ効来的な構成とすることができる。
させることによシ効来的な構成とすることができる。
次に、本発明について、図面を奈照して説明する。
第１図は本発明〇−冥施例の要部断面図である。
第１図に示す本実施例は、半導体基板１１の上に層間膜
１２が形成され、その上にアルミニウム配線１５Ａ、１
５Ｂ、１５Ｃが形成され、更にその上に層間膜１３、そ
の上に電気的に浮遊した導電体層であるアルミニウム層
１７、その上に層間膜１４、更にその上に第二層目のア
ルミニウム配線１６Ａ、１６Ｂ、１６Ｃを備えた半導体
装置である。
１２が形成され、その上にアルミニウム配線１５Ａ、１
５Ｂ、１５Ｃが形成され、更にその上に層間膜１３、そ
の上に電気的に浮遊した導電体層であるアルミニウム層
１７、その上に層間膜１４、更にその上に第二層目のア
ルミニウム配線１６Ａ、１６Ｂ、１６Ｃを備えた半導体
装置である。
第１図において、今、アルミニウム層１７がない場合の
配線間の結合は第Ｏ近似として直上と直下にあるもの、
例えば、１５Ｂと１６Ｂとを考えればよい。このとき１
５Ｂの電位をＶｔＳだけあげると、１６Ｂが電気的に浮
遊し、かつ浮遊容量が理想的にＯの場合、１６Ｂｏｔ位
もＶｌｌだけ上昇する。
配線間の結合は第Ｏ近似として直上と直下にあるもの、
例えば、１５Ｂと１６Ｂとを考えればよい。このとき１
５Ｂの電位をＶｔＳだけあげると、１６Ｂが電気的に浮
遊し、かつ浮遊容量が理想的にＯの場合、１６Ｂｏｔ位
もＶｌｌだけ上昇する。
それに対し、アルミニウム層１７を設けた場合は、アル
ミニウム層１７と結合する容量は上下にある複数の配線
との結合容量の和になる。かくして配線の数をｎ個とし
、これら配線及び配線１５Ｂとアルミニウム層１７の結
合係数は全て等しいと近似すると配線１５Ｂの電位を”
Ｉｌｌだけ上げると、配置１８１６ Ｂ ０１ｊｌＪ、
Ｖ ｔ＠ｉｔ： 、たけ上昇する。第２図はｎ＝
１．ｎ＝１０の場合のＶｌｌｌとｖ１＠の関係を示す図
である。ｎ ＝ １はアルミニウム層１７かない場合に
相当し、ｎ＝１０が本実施例に相当する。第２図から明
らかなように、本実施例の半導体装置は従来例のものに
比べ誤動作が少いことがわかる。
ミニウム層１７と結合する容量は上下にある複数の配線
との結合容量の和になる。かくして配線の数をｎ個とし
、これら配線及び配線１５Ｂとアルミニウム層１７の結
合係数は全て等しいと近似すると配線１５Ｂの電位を”
Ｉｌｌだけ上げると、配置１８１６ Ｂ ０１ｊｌＪ、
Ｖ ｔ＠ｉｔ： 、たけ上昇する。第２図はｎ＝
１．ｎ＝１０の場合のＶｌｌｌとｖ１＠の関係を示す図
である。ｎ ＝ １はアルミニウム層１７かない場合に
相当し、ｎ＝１０が本実施例に相当する。第２図から明
らかなように、本実施例の半導体装置は従来例のものに
比べ誤動作が少いことがわかる。
第３図は不発明の他の実施例の要部断面図でちる。第３
図に示すように本実施例の半導体装置に、半導体基板３
１の上に眉間膜３２ｔ−形成し、その上にアルミニウム
配Ｍ３５Ａ、３５Ｂ、３５Ｃ４−形成、その上に層間膜
３３、更にその上にアルミニウム層３７がほぼ全領域に
形成されている。そのアルミニウム層３７上に層間膜３
４を配した後、第２層のアルミニウム配線３６人、３６
Ｂ、３６Ｃを形成しである。しかも不実施例では、アル
ミニウム層３７と半導体基板上で接地される部分とを接
続するコンタクト３８を眉間膜３２．３３中に設け、ま
たアルミニウム配線３６Ａとアルミニウム層３７をつな
ぐコンタクト３９を層間膜３４中にそれぞれ有する構造
の半導体装置である。
図に示すように本実施例の半導体装置に、半導体基板３
１の上に眉間膜３２ｔ−形成し、その上にアルミニウム
配Ｍ３５Ａ、３５Ｂ、３５Ｃ４−形成、その上に層間膜
３３、更にその上にアルミニウム層３７がほぼ全領域に
形成されている。そのアルミニウム層３７上に層間膜３
４を配した後、第２層のアルミニウム配線３６人、３６
Ｂ、３６Ｃを形成しである。しかも不実施例では、アル
ミニウム層３７と半導体基板上で接地される部分とを接
続するコンタクト３８を眉間膜３２．３３中に設け、ま
たアルミニウム配線３６Ａとアルミニウム層３７をつな
ぐコンタクト３９を層間膜３４中にそれぞれ有する構造
の半導体装置である。
このような構成の半導体装置において、配線３６人を接
地すると、上層の配線３６人、３６Ｂ、３６Ｃとの結合
係数は非常に小さくな９、アルミニウム層３７が図示の
ように十分広い領域にわたって形成されていれば、両配
線の結合係数は０になる。
地すると、上層の配線３６人、３６Ｂ、３６Ｃとの結合
係数は非常に小さくな９、アルミニウム層３７が図示の
ように十分広い領域にわたって形成されていれば、両配
線の結合係数は０になる。
この場合、たとえアルミニウム配ｍ３５Ｂの電位が上昇
しても、アルミニウム配＆３６ＢＣ）電位は変らない。
しても、アルミニウム配＆３６ＢＣ）電位は変らない。
従って、不実施例の半導体装置は従来の半導体装置よシ
誤動作が少ない。
誤動作が少ない。
以上説明したように、不発明によれは、二層以上の配線
層を有する半導体装置に於いて、該配線層間の一部また
は全部に導電体で形成された層を備えることによプ、該
導電体層の上層の配線と下層の配線の間の結合係数を小
さくすることができ、半導体装置の誤動作を少なくする
ことができる。
層を有する半導体装置に於いて、該配線層間の一部また
は全部に導電体で形成された層を備えることによプ、該
導電体層の上層の配線と下層の配線の間の結合係数を小
さくすることができ、半導体装置の誤動作を少なくする
ことができる。
また、該導電体層を接地もしくは一定電位に保てば前記
効果はよシ大きくなる。
効果はよシ大きくなる。
第１図は本発明の一実施例の要部断面図、第２図は第１
図の実施例で下層配線電位上昇にともなう上層配線電位
の上昇の関係を従来例と比較して示した図、第３図は本
発明の他の実施例の要部断面図である。 １１・・・・・・半導体基板、１２，１３．１４・旧・
・層間膜、１５Ａ、１５Ｂ、１５Ｃ，１６Ａ、１６Ｂ、
１６Ｃ・・・・・・アルミニウム配線、１７・・・・・
・アルミニウム層（導電体層）、３１・・・・・・半導
体基板、３２，３３゜３４−・・一層間膜、３５Ａ、３
５Ｂ、３５Ｃ，３６Ａ。 ３６Ｂ、３６Ｃ・・・・・・アルミニウム配線、３７・
・・・・・アルミニウム層（導電体層）、３８，３９・
・・・・・コンタクト。 代理人 弁理士 内 原 晋・′。１）。 ′＼、−、′ 鴻 Ｉ 区 Ｖｔ、ｒ （陣ａう ＃２図
図の実施例で下層配線電位上昇にともなう上層配線電位
の上昇の関係を従来例と比較して示した図、第３図は本
発明の他の実施例の要部断面図である。 １１・・・・・・半導体基板、１２，１３．１４・旧・
・層間膜、１５Ａ、１５Ｂ、１５Ｃ，１６Ａ、１６Ｂ、
１６Ｃ・・・・・・アルミニウム配線、１７・・・・・
・アルミニウム層（導電体層）、３１・・・・・・半導
体基板、３２，３３゜３４−・・一層間膜、３５Ａ、３
５Ｂ、３５Ｃ，３６Ａ。 ３６Ｂ、３６Ｃ・・・・・・アルミニウム配線、３７・
・・・・・アルミニウム層（導電体層）、３８，３９・
・・・・・コンタクト。 代理人 弁理士 内 原 晋・′。１）。 ′＼、−、′ 鴻 Ｉ 区 Ｖｔ、ｒ （陣ａう ＃２図
Claims (2)
- （１）二層以上の配線層を有する半導体装置において、
前記配線層の層間の少くとも一部に導電体で形成された
層を有することを特徴とする半導体装置。 - （２）導電体で形成された層が接地あるいは一定電位に
保持されている特許請求の範囲第（１）項記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59203215A JPS6181655A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59203215A JPS6181655A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6181655A true JPS6181655A (ja) | 1986-04-25 |
Family
ID=16470368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59203215A Pending JPS6181655A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6181655A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01170032A (ja) * | 1986-12-03 | 1989-07-05 | Philips Gloeilampenfab:Nv | 多層配線を有する集積半導体回路 |
| JPH03285333A (ja) * | 1990-03-31 | 1991-12-16 | Toshiba Corp | 半導体集積回路装置 |
-
1984
- 1984-09-28 JP JP59203215A patent/JPS6181655A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01170032A (ja) * | 1986-12-03 | 1989-07-05 | Philips Gloeilampenfab:Nv | 多層配線を有する集積半導体回路 |
| JPH03285333A (ja) * | 1990-03-31 | 1991-12-16 | Toshiba Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH021928A (ja) | 半導体集積回路 | |
| US7227214B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH07201852A (ja) | 半導体集積回路装置 | |
| US5027174A (en) | Semiconductor integrated circuit device with improved resistance against electrostatic noise | |
| JPS625643A (ja) | 半導体集積回路 | |
| JPS604241A (ja) | 半導体装置 | |
| JPS6181655A (ja) | 半導体装置 | |
| JPH0547943A (ja) | 半導体集積装置 | |
| JPH0697300A (ja) | 半導体集積回路の配線間構造 | |
| US5296742A (en) | Multilayered integrated circuit chip wiring arrangement | |
| EP0353414A2 (en) | Semiconductor device comprising conductive layers | |
| JP2544749B2 (ja) | 半導体集積回路 | |
| JP2575760B2 (ja) | 集積回路の配線構造 | |
| JPH0430452A (ja) | 半導体集積回路装置 | |
| JPH0282555A (ja) | 半導体装置 | |
| JPS63133652A (ja) | 容量性結合による電気的干渉を抑制する構造及び方法 | |
| JP3189797B2 (ja) | 半導体集積回路の製造方法 | |
| JP2806892B2 (ja) | 半導体装置 | |
| JPH04188753A (ja) | 多層配線半導体装置 | |
| JPH01205549A (ja) | 超電導配線を有する半導体装置 | |
| JPH0878626A (ja) | 半導体集積回路 | |
| JPH0430541A (ja) | 半導体装置 | |
| JPH053260A (ja) | 半導体集積回路の配線方法及び該方法による半導体集積回路 | |
| JPH0194639A (ja) | 半導体装置 | |
| JPH0237751A (ja) | 半導体集積回路 |