JPH02270432A - Ｉｓｄｎのｄチャネルプロトコル多重処理方式 - Google Patents
Ｉｓｄｎのｄチャネルプロトコル多重処理方式Info
- Publication number
- JPH02270432A JPH02270432A JP1092335A JP9233589A JPH02270432A JP H02270432 A JPH02270432 A JP H02270432A JP 1092335 A JP1092335 A JP 1092335A JP 9233589 A JP9233589 A JP 9233589A JP H02270432 A JPH02270432 A JP H02270432A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- data link
- shared memory
- upper layer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＩ ＳＤＮのＤチャネルプロトコル多重処理方
式に関する。
式に関する。
従来、Ｉ ＳＤＮの参照点Ｓで接続される端末内におい
てＤチャネルプロトコルを処理する場合、１つのデータ
リンクレイヤコントローラのみを対向させており、また
上位レイヤコントローラとデータリンクコントローラと
の間もシリアルインターフェースで行っていた。
てＤチャネルプロトコルを処理する場合、１つのデータ
リンクレイヤコントローラのみを対向させており、また
上位レイヤコントローラとデータリンクコントローラと
の間もシリアルインターフェースで行っていた。
上述した従来のＤチャネルプロトコルの処理方式では、
１つのＤチャネル上に複数のリンクを設定できるにも拘
わらず１つのデータリンクコントローラで１つのリンク
しか制御できず、必要となるリンクの数だけデータリン
クコントローラが必要になる。データリンクコントロー
ラと上位レイヤコントローラとの間をシリアルインター
フェースで行うと、データの転送に時間がかかる上に、
データを送受信する時にアンダーラン及びオーバランし
ない為の処理が必要となる。
１つのＤチャネル上に複数のリンクを設定できるにも拘
わらず１つのデータリンクコントローラで１つのリンク
しか制御できず、必要となるリンクの数だけデータリン
クコントローラが必要になる。データリンクコントロー
ラと上位レイヤコントローラとの間をシリアルインター
フェースで行うと、データの転送に時間がかかる上に、
データを送受信する時にアンダーラン及びオーバランし
ない為の処理が必要となる。
本発明のＩ ＳＤＮのＤチャネルプロトコル多重処理方
式はＩ ＳＤＮの参照点Ｓでネットワークへ接続され、
Ｄチャネルプロトコルのネットワークレイヤ以上の上位
レイヤの処理を行う複数の上位レイヤコントローラと、
Ｄチャネルプロトコルのデータリンクレイヤの処理を行
うデータリンクレイヤコントローラと、前記上位レイヤ
コントローラ及び前記データリンクコントローラからア
クセス可能で前記上位レイヤコントローラと前記データ
リンクレイヤコントローラとの間でデータの受渡しに使
用される共有メモリと、前記上位レイヤコントローラの
それぞれからの前記共有メモリへのアクセス状態を示す
上位レイヤフラグレジスタと、前記データリンクコント
ローラからの前記共有メモリへのアクセス状態を示すデ
ータリンクレイヤフラグレジスタと、前記共有メモリの
接続されるバスと前記上位レイヤコントローラの接続さ
れるバスとを前記上位レイヤコントローラから前記共有
メモリへアクセスする時以外は分離するバストランシー
バと、前記共有メモリの接続されるバスと前記データリ
ンクレイヤコントローラの接続されるバスとを前記デー
タリンクレイヤコントローラから前記共有メモリへアク
セスする時以外は分離するバストランシーバと含備える
。
式はＩ ＳＤＮの参照点Ｓでネットワークへ接続され、
Ｄチャネルプロトコルのネットワークレイヤ以上の上位
レイヤの処理を行う複数の上位レイヤコントローラと、
Ｄチャネルプロトコルのデータリンクレイヤの処理を行
うデータリンクレイヤコントローラと、前記上位レイヤ
コントローラ及び前記データリンクコントローラからア
クセス可能で前記上位レイヤコントローラと前記データ
リンクレイヤコントローラとの間でデータの受渡しに使
用される共有メモリと、前記上位レイヤコントローラの
それぞれからの前記共有メモリへのアクセス状態を示す
上位レイヤフラグレジスタと、前記データリンクコント
ローラからの前記共有メモリへのアクセス状態を示すデ
ータリンクレイヤフラグレジスタと、前記共有メモリの
接続されるバスと前記上位レイヤコントローラの接続さ
れるバスとを前記上位レイヤコントローラから前記共有
メモリへアクセスする時以外は分離するバストランシー
バと、前記共有メモリの接続されるバスと前記データリ
ンクレイヤコントローラの接続されるバスとを前記デー
タリンクレイヤコントローラから前記共有メモリへアク
セスする時以外は分離するバストランシーバと含備える
。
この構成において、データリンクレイヤコントローラが
処理を行ったデータを上位レイヤコントローラへ引渡す
場合は、データリンクレイヤコントローラ側からは全て
の上位レイヤのフラグレジスタを読みにいって共有メモ
リにアクセスがかかっていないことを確認してアクセス
中であれば待ち合わせ、アクセス中でなければ自分が共
有メモリへアクセスを開始する旨を自分のフラグレジス
タへ書込み、自分側のバストランシーバによって共有メ
モリへのバスを接続して共有メモリへ上位レイヤコント
ローラへ引渡すデータをロードし、自分側のバストラン
シーバによって共有メモリへのバスを分離して共有メモ
リへのアクセスが終了した旨及びどの上位レイヤコント
ローラがデータを引取るかを指定する為にデータリンク
レイヤのフラグレジスタへ書込み、上位レイヤコントロ
ーラが引取りを終了するのを待ち合わせる為に所定のタ
イミングをとった後、指定した上位レイヤコントローラ
のフラグレジスタを断続的に読みにいき上位レイヤコン
トローラ側からはデータリンクレイヤのフラグレジスタ
を読みにいってデータリンクコントローラ側のロードが
終了しかつ引取るべき上位レイヤコントローラが自分で
あれば他の上位レインコントローラのフラグレジスタを
読みにいってどの上位レイヤコントローラも共有メモリ
へアクセス中でないことを確認し、アクセス中 、であ
れば待ち合わせるしアクセス中でなければ共有メモリへ
アクセスを開始する旨を自分のフラグレジスタへ書込み
、自分側のバストランシーバによって共有メモリへのバ
スを接続して共有メモリ上のデータリンクコントローラ
からのデータを引取り、終了すると自分側のバストラン
シーバによって共有メモリへのバスを分離して共有メモ
リへのアクセスが終了した旨を自分のフラグレジスタへ
書込むとデータリンクコントローラが上位レイヤコント
ローラの引取りの終了を検出し、引取るべき上位レイヤ
コントローラがいなくなった旨を自分のフラグレジスタ
へ書込んでデータリンクコントローラから上位レイヤコ
ントローラへの引渡しを終了する。
処理を行ったデータを上位レイヤコントローラへ引渡す
場合は、データリンクレイヤコントローラ側からは全て
の上位レイヤのフラグレジスタを読みにいって共有メモ
リにアクセスがかかっていないことを確認してアクセス
中であれば待ち合わせ、アクセス中でなければ自分が共
有メモリへアクセスを開始する旨を自分のフラグレジス
タへ書込み、自分側のバストランシーバによって共有メ
モリへのバスを接続して共有メモリへ上位レイヤコント
ローラへ引渡すデータをロードし、自分側のバストラン
シーバによって共有メモリへのバスを分離して共有メモ
リへのアクセスが終了した旨及びどの上位レイヤコント
ローラがデータを引取るかを指定する為にデータリンク
レイヤのフラグレジスタへ書込み、上位レイヤコントロ
ーラが引取りを終了するのを待ち合わせる為に所定のタ
イミングをとった後、指定した上位レイヤコントローラ
のフラグレジスタを断続的に読みにいき上位レイヤコン
トローラ側からはデータリンクレイヤのフラグレジスタ
を読みにいってデータリンクコントローラ側のロードが
終了しかつ引取るべき上位レイヤコントローラが自分で
あれば他の上位レインコントローラのフラグレジスタを
読みにいってどの上位レイヤコントローラも共有メモリ
へアクセス中でないことを確認し、アクセス中 、であ
れば待ち合わせるしアクセス中でなければ共有メモリへ
アクセスを開始する旨を自分のフラグレジスタへ書込み
、自分側のバストランシーバによって共有メモリへのバ
スを接続して共有メモリ上のデータリンクコントローラ
からのデータを引取り、終了すると自分側のバストラン
シーバによって共有メモリへのバスを分離して共有メモ
リへのアクセスが終了した旨を自分のフラグレジスタへ
書込むとデータリンクコントローラが上位レイヤコント
ローラの引取りの終了を検出し、引取るべき上位レイヤ
コントローラがいなくなった旨を自分のフラグレジスタ
へ書込んでデータリンクコントローラから上位レイヤコ
ントローラへの引渡しを終了する。
また、上位レイヤコントローラが処理を行ったデータを
データリンクコントローラへ引渡す場合は、上位レイヤ
コントローラ側からはデータリンクコントローラと他の
上位レイヤコントローラとのフラグレジスタを読みにい
って共有メモリへのアクセスがかっていないことを確認
してアクセス中であれば待ち合わせるし、アクセス中で
なければ共有メモリへアクセスを開始する旨を自分のフ
ラグレジスタへ書込んで自分側のバストランシーバによ
って共有メモリへのバスを接続し、データリンクコント
ローラへ引渡すデータを共有メモリヘロードし、終了す
ると自分側のバストランシーバによって共有メモリへの
バスを分離し、共有メモリへのアクセスが終了した旨と
共有メモリ上にデータリンクコントローラへ引渡すデー
タがあることとを自分のフラグレジスタへ書込み、引取
りが終了するのを待ち合わせる為に所定のタイミングを
とった後、データリンクコントローラのフラグレジスタ
を断続的に読みにいき、データリンクコントローラ側か
らは全ての上位レイヤのフラグレジスタを読みにいって
共有メモリへアクセスがかっておらず共有メモリ上にデ
ータリンクコントローラへ引渡すデータがあることを確
認し、アクセス中であれば待ち合わせるしアクセス中で
なければ自分が共有メモリへアクセスを開始する旨を自
分のフラグレジスタへ書込み、自分側のバストランシー
バによって共有メモリへのバスを接続して上位レイヤコ
ントローラからのデータを引取り、終了すると自分側の
バストランシーバによって共有メモリへのバスを分離し
て共有メモリへのアクセスが終了した旨を自分のフラグ
レジスタへ書込むと上位レイヤコントローラがデータリ
ンクコントローラのデータの引取りの終了を検出し、引
取るべきデータのない旨を自分のフラグレジスタへ書込
み上位レイヤコントローラからデータリンクコントロー
ラへの引渡しを終了する。
データリンクコントローラへ引渡す場合は、上位レイヤ
コントローラ側からはデータリンクコントローラと他の
上位レイヤコントローラとのフラグレジスタを読みにい
って共有メモリへのアクセスがかっていないことを確認
してアクセス中であれば待ち合わせるし、アクセス中で
なければ共有メモリへアクセスを開始する旨を自分のフ
ラグレジスタへ書込んで自分側のバストランシーバによ
って共有メモリへのバスを接続し、データリンクコント
ローラへ引渡すデータを共有メモリヘロードし、終了す
ると自分側のバストランシーバによって共有メモリへの
バスを分離し、共有メモリへのアクセスが終了した旨と
共有メモリ上にデータリンクコントローラへ引渡すデー
タがあることとを自分のフラグレジスタへ書込み、引取
りが終了するのを待ち合わせる為に所定のタイミングを
とった後、データリンクコントローラのフラグレジスタ
を断続的に読みにいき、データリンクコントローラ側か
らは全ての上位レイヤのフラグレジスタを読みにいって
共有メモリへアクセスがかっておらず共有メモリ上にデ
ータリンクコントローラへ引渡すデータがあることを確
認し、アクセス中であれば待ち合わせるしアクセス中で
なければ自分が共有メモリへアクセスを開始する旨を自
分のフラグレジスタへ書込み、自分側のバストランシー
バによって共有メモリへのバスを接続して上位レイヤコ
ントローラからのデータを引取り、終了すると自分側の
バストランシーバによって共有メモリへのバスを分離し
て共有メモリへのアクセスが終了した旨を自分のフラグ
レジスタへ書込むと上位レイヤコントローラがデータリ
ンクコントローラのデータの引取りの終了を検出し、引
取るべきデータのない旨を自分のフラグレジスタへ書込
み上位レイヤコントローラからデータリンクコントロー
ラへの引渡しを終了する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す構成図であり、上位レ
イヤコントローラ８個に対しデータリンクレイヤコント
ローラが１個の場合である。
イヤコントローラ８個に対しデータリンクレイヤコント
ローラが１個の場合である。
先ず、データリンクレイヤコントローラ（Ｌ２−ＣＴＬ
）１から上位レイヤコントローラ（ＵＬ−ＣＴＬ）２へ
データを引渡す場合について説明する。ｌ５ＤＮの参照
点Ｓに対するインターフェースを有するＤチャネルプロ
トコルの物理レイヤコントローラ（ＬＬ−ＣＴＬ）１１
からデータを受信したＬ２−ＣＴＬＩはデータリンクレ
イヤでの処理を行い、引渡すべき上位レイヤコントロー
ラを判別し、共有メモリ（ＭＥＭ）４へのアクセス状態
を調べる為に、全ての上位レイヤコントローラのフラグ
レジスタ（ＲＥＧ）９．１０を８売み、ＭＥＭ４へどこ
からもアクセスがかがっていないことを確認し、アクセ
ス中であれば待ち合わせるし、アクセス中でなければＭ
ＥＭ４ヘアクセスを開始する旨をフラグレジスタＲＥＧ
８へ書込む。バストランシーバ（ＢＴ）５によってＬ２
−ＣＴＬｌとＭＥＭ４との間のバスを接続し、ＵＬ−Ｃ
ＴＬ２へ引渡すデータをＬ２−ＣＴＬＩからＭＥＭ４ヘ
ロードする。続いて、ＢＴ５によってＬ２−ＣＴＬＩと
ＭＥＭ４との間のバスを分離し、ＭＥＭ４へのアクセス
が終わった旨及びＵＬ−ＣＴＬ２がデータを引取る旨を
ＲＥＧ８へ書込み、ＵＬ−ＣＴＬ２がデータの引取りを
終了するのを待ち合わせる為、所定のタイミングをとっ
た後断続的にＲＥＧ９を読みにい＜、ＵＬ−ＣＴＬ２は
ＲＥＧ８を読みにいってＬ２−ＣＴＬＩがＭＥＭ４への
アクセスを終了しており、データを引取るべき上位レイ
ヤコントローラが自分であることを確認ビてからＲＥＧ
９以外の全ての上位レイヤコントローラのフラグレジス
タを読みにいってＭＥＭ４へどこからもアクセスがかが
っていないことを確認し、アクセス中であれば待ち杏わ
せるし、アクセス中でなければＲＥＧ９へＵＬ−ＣＴＬ
２がＭＥＭへアクセスを開始する旨を書込む。
）１から上位レイヤコントローラ（ＵＬ−ＣＴＬ）２へ
データを引渡す場合について説明する。ｌ５ＤＮの参照
点Ｓに対するインターフェースを有するＤチャネルプロ
トコルの物理レイヤコントローラ（ＬＬ−ＣＴＬ）１１
からデータを受信したＬ２−ＣＴＬＩはデータリンクレ
イヤでの処理を行い、引渡すべき上位レイヤコントロー
ラを判別し、共有メモリ（ＭＥＭ）４へのアクセス状態
を調べる為に、全ての上位レイヤコントローラのフラグ
レジスタ（ＲＥＧ）９．１０を８売み、ＭＥＭ４へどこ
からもアクセスがかがっていないことを確認し、アクセ
ス中であれば待ち合わせるし、アクセス中でなければＭ
ＥＭ４ヘアクセスを開始する旨をフラグレジスタＲＥＧ
８へ書込む。バストランシーバ（ＢＴ）５によってＬ２
−ＣＴＬｌとＭＥＭ４との間のバスを接続し、ＵＬ−Ｃ
ＴＬ２へ引渡すデータをＬ２−ＣＴＬＩからＭＥＭ４ヘ
ロードする。続いて、ＢＴ５によってＬ２−ＣＴＬＩと
ＭＥＭ４との間のバスを分離し、ＭＥＭ４へのアクセス
が終わった旨及びＵＬ−ＣＴＬ２がデータを引取る旨を
ＲＥＧ８へ書込み、ＵＬ−ＣＴＬ２がデータの引取りを
終了するのを待ち合わせる為、所定のタイミングをとっ
た後断続的にＲＥＧ９を読みにい＜、ＵＬ−ＣＴＬ２は
ＲＥＧ８を読みにいってＬ２−ＣＴＬＩがＭＥＭ４への
アクセスを終了しており、データを引取るべき上位レイ
ヤコントローラが自分であることを確認ビてからＲＥＧ
９以外の全ての上位レイヤコントローラのフラグレジス
タを読みにいってＭＥＭ４へどこからもアクセスがかが
っていないことを確認し、アクセス中であれば待ち杏わ
せるし、アクセス中でなければＲＥＧ９へＵＬ−ＣＴＬ
２がＭＥＭへアクセスを開始する旨を書込む。
Ｂ Ｔ ６ Ｇ、：よってＵＬ−ＣＴＬ２とＬ２−ＣＴ
ＬＩとの間のバスを接続し、ＭＥＭ４からＵＬ−ＣＴＬ
２へＬ２−ＣＴＬＩがらのデータを引取る。次に、ＢＴ
６によってＵＬ−ＣＴＬ２とＬ２−ＣＴＬｌとの間のバ
スを分離し、ＭＥＭ４へのアクセスを終了した旨をＲＥ
Ｇ９へ書込む。これにより、ＲＥＧ９を断続的に読みに
きているＬ２−ＣＴＬＩがＵＬ−ＣＴＬ２のデータの引
取りの終了を検出し、Ｌ２−ＣＴＬＩがらのデータを引
取るべき上位レイヤコントローラがいなくなった旨をＲ
ＥＧ８へ書込み、Ｌ２−ＣＴＬＩがらＵＬ−ＣＴＬ２へ
のデータの引渡しを終了する。
ＬＩとの間のバスを接続し、ＭＥＭ４からＵＬ−ＣＴＬ
２へＬ２−ＣＴＬＩがらのデータを引取る。次に、ＢＴ
６によってＵＬ−ＣＴＬ２とＬ２−ＣＴＬｌとの間のバ
スを分離し、ＭＥＭ４へのアクセスを終了した旨をＲＥ
Ｇ９へ書込む。これにより、ＲＥＧ９を断続的に読みに
きているＬ２−ＣＴＬＩがＵＬ−ＣＴＬ２のデータの引
取りの終了を検出し、Ｌ２−ＣＴＬＩがらのデータを引
取るべき上位レイヤコントローラがいなくなった旨をＲ
ＥＧ８へ書込み、Ｌ２−ＣＴＬＩがらＵＬ−ＣＴＬ２へ
のデータの引渡しを終了する。
次に、上位レイヤコントローラＬＩＬ−ＣＴＬ２からデ
ータリンクコントローラＬ２−ＣＴＬＩヘデータを引渡
す場合について説明する。ネットワークレイヤ以上の上
位レイヤでの処理を終えたＵＬ−ＣＴＬ２はＲＥＧ８及
び自分以外の上位レイヤコントローラのフラグレジスタ
を読みにいってＭＥＭ４へどこからもアクセスがががっ
ていないことを確認し、アクセス中であれば待ち合わせ
、アクセス中でなければＵＬ−ＣＴＬ２がＭＥＭ４へア
クセスを開始する旨をＲＥＧ９へ書込む。Ｂｒ３によっ
てｔＪＬ−ＣＴＬ２とＭＥＭ４との間のバスを接続して
ＵＬ−ＣＴＬ２がらＬ２−ＣＴＬｌへ引渡すデータをＭ
ＥＭ４ヘロードする。続いて、Ｂｒ３によってＵＬ−Ｃ
ＴＬ２とＭＥＭ４との間のバスを分離し、ＭＥＭ４への
アクセスが終了した旨及びＭＥＭ４上にＬ２−ＣＴＬＩ
へ引渡すデータがある旨をＲＥＧ９へ書込み、Ｌ２−Ｃ
ＴＬＩがデータの引取りを終了するのを待ち合わせる為
に所定のタイミングをとった後、断続的にＲＥＧ８を読
みにいく。Ｌ２−ＣＴＬＩは全ての上位レイヤコントロ
ーラのフラグレジスタ（ＲＥＧ）９．１０を読みにいき
、ＭＥＭ４へどこからもアクセスがかかつておらずＭＥ
Ｍ４に引取るべきデータがあるのを確認し、アクセス中
であれば待ち合わせ、アクセス中でなければＬ２−ＣＴ
ＬＩがＭＥＭ４ヘアクセスを開始する旨をＲＥＧ８へ書
込む。Ｂｒ３によってＬ２−ＣＴＬＩとＭＥＭ４との間
のバスを接続してＭＥＭ４上のＵＬ−ＣＴＬ２からのデ
ータをＬ２−ＣＴＬＩへ引取る０次に、Ｂｒ３によって
Ｌ２−ＣＴＬＩとＭＥＭ４との間のバスを分離してＭＥ
Ｍ４へのアクセスが終了した旨をＲＥＧ８へ書込む、こ
れにより、断続的にＲＥＧ８を読みにきているＵＬ−Ｃ
ＴＬ２はＬ２−ＣＴＬＩのデータの引取りの終了を検出
し、ＭＥＭ４に引渡すべきデータがなくなった旨をＲＥ
Ｇ９へ書込み、ＵＬ−ＣＴＬ２がらＬ２−ＣＴＬＩへの
データの引渡しを終了する。
ータリンクコントローラＬ２−ＣＴＬＩヘデータを引渡
す場合について説明する。ネットワークレイヤ以上の上
位レイヤでの処理を終えたＵＬ−ＣＴＬ２はＲＥＧ８及
び自分以外の上位レイヤコントローラのフラグレジスタ
を読みにいってＭＥＭ４へどこからもアクセスがががっ
ていないことを確認し、アクセス中であれば待ち合わせ
、アクセス中でなければＵＬ−ＣＴＬ２がＭＥＭ４へア
クセスを開始する旨をＲＥＧ９へ書込む。Ｂｒ３によっ
てｔＪＬ−ＣＴＬ２とＭＥＭ４との間のバスを接続して
ＵＬ−ＣＴＬ２がらＬ２−ＣＴＬｌへ引渡すデータをＭ
ＥＭ４ヘロードする。続いて、Ｂｒ３によってＵＬ−Ｃ
ＴＬ２とＭＥＭ４との間のバスを分離し、ＭＥＭ４への
アクセスが終了した旨及びＭＥＭ４上にＬ２−ＣＴＬＩ
へ引渡すデータがある旨をＲＥＧ９へ書込み、Ｌ２−Ｃ
ＴＬＩがデータの引取りを終了するのを待ち合わせる為
に所定のタイミングをとった後、断続的にＲＥＧ８を読
みにいく。Ｌ２−ＣＴＬＩは全ての上位レイヤコントロ
ーラのフラグレジスタ（ＲＥＧ）９．１０を読みにいき
、ＭＥＭ４へどこからもアクセスがかかつておらずＭＥ
Ｍ４に引取るべきデータがあるのを確認し、アクセス中
であれば待ち合わせ、アクセス中でなければＬ２−ＣＴ
ＬＩがＭＥＭ４ヘアクセスを開始する旨をＲＥＧ８へ書
込む。Ｂｒ３によってＬ２−ＣＴＬＩとＭＥＭ４との間
のバスを接続してＭＥＭ４上のＵＬ−ＣＴＬ２からのデ
ータをＬ２−ＣＴＬＩへ引取る０次に、Ｂｒ３によって
Ｌ２−ＣＴＬＩとＭＥＭ４との間のバスを分離してＭＥ
Ｍ４へのアクセスが終了した旨をＲＥＧ８へ書込む、こ
れにより、断続的にＲＥＧ８を読みにきているＵＬ−Ｃ
ＴＬ２はＬ２−ＣＴＬＩのデータの引取りの終了を検出
し、ＭＥＭ４に引渡すべきデータがなくなった旨をＲＥ
Ｇ９へ書込み、ＵＬ−ＣＴＬ２がらＬ２−ＣＴＬＩへの
データの引渡しを終了する。
なお、他の上位レイヤコントローラ、例えばＵＬ−ＣＴ
Ｌ３とＬ２−ＣＴＬＩとの場合も同様に行える。また、
ＭＥＭＪ上でデータリンクコトローラから上位レイヤコ
ントローラの方向のデータのエリアと上位レイヤコント
ローラからデータリンクコントローラの方向のデータの
エリアとを分けることにより、上位レイヤコントローラ
からのあるいはデータリンクコントローラがらの両方向
からの処理が同時に進行しても問題はない。
Ｌ３とＬ２−ＣＴＬＩとの場合も同様に行える。また、
ＭＥＭＪ上でデータリンクコトローラから上位レイヤコ
ントローラの方向のデータのエリアと上位レイヤコント
ローラからデータリンクコントローラの方向のデータの
エリアとを分けることにより、上位レイヤコントローラ
からのあるいはデータリンクコントローラがらの両方向
からの処理が同時に進行しても問題はない。
以上説明したように本発明によれば、データリンクコン
トローラと上位レイヤコントローラとの間に共有メモリ
を設け、共有メモリに対するデータリンクコントローラ
及び上位レイヤコントローラのアクセス状態を示すハン
ドシェーク用のフラグレジスタを用いることにより、複
数の上位レイヤコントローラのデータリンクレイヤでの
処理を単独のデータリンクコントローラで行なえる。つ
まり１つのデータリンクコントローラ上に複数の上位レ
イヤコントローラに対するリンクを多重化することがで
きる。また、データリンクコントローラと上位レイヤコ
ントローラとの間をパラレルインターフェースで行うこ
とにより、高速なデータ転送が可能となり、シリアルイ
ンターフェースで行う場合のようにアンダーラン及びオ
ーバーランといった危険もなく、転送データに対するオ
ーバーヘッドも避けられる。
トローラと上位レイヤコントローラとの間に共有メモリ
を設け、共有メモリに対するデータリンクコントローラ
及び上位レイヤコントローラのアクセス状態を示すハン
ドシェーク用のフラグレジスタを用いることにより、複
数の上位レイヤコントローラのデータリンクレイヤでの
処理を単独のデータリンクコントローラで行なえる。つ
まり１つのデータリンクコントローラ上に複数の上位レ
イヤコントローラに対するリンクを多重化することがで
きる。また、データリンクコントローラと上位レイヤコ
ントローラとの間をパラレルインターフェースで行うこ
とにより、高速なデータ転送が可能となり、シリアルイ
ンターフェースで行う場合のようにアンダーラン及びオ
ーバーランといった危険もなく、転送データに対するオ
ーバーヘッドも避けられる。
第１図は本発明の一実施例を示す構成図である。
１・・・データリンクレイヤコントローラ、２，３・・
・上位レイヤコントローラ、４・・・共有メモリ、５．
６．７・・・バストランシーバ、８．９．１０・・・フ
ラグレジスタ、１１・・・物理レイヤコントロ−ラ。
・上位レイヤコントローラ、４・・・共有メモリ、５．
６．７・・・バストランシーバ、８．９．１０・・・フ
ラグレジスタ、１１・・・物理レイヤコントロ−ラ。
Claims (1)
- ＩＳＤＮの参照点Ｓでネットワークへ接続され、Ｄチャ
ネルプロトコルのネットワークレイヤ以上の上位レイヤ
の処理を行う複数の上位レイヤコントローラと、Ｄチャ
ネルプロトコルのデータリンクレイヤの処理を行うデー
タリンクレイヤコントローラと、前記上位レイヤコント
ローラ及び前記データリンクコントローラからアクセス
可能で前記上位レイヤコントローラと前記データリンク
レイヤコントローラとの間でデータの受渡しに使用され
る共有メモリと、前記上位レイヤコントローラのそれぞ
れからの前記共有メモリへのアクセス状態を示す上位レ
イヤフラグレジスタと、前記データリンクコントローラ
からの前記共有メモリへのアクセス状態を示すデータリ
ンクレイヤフラグレジスタと、前記共有メモリの接続さ
れるバスと前記上位レイヤコントローラの接続されるバ
スとを前記上位レイヤコントローラから前記共有メモリ
へアクセスする時以外は分離するバストランシーバと、
前記共有メモリの接続されるバスと前記データリンクレ
イヤコントローラの接続されるバスとを前記データリン
クレイヤコントローラから前記共有メモリへアクセスす
る時以外は分離するバストランシーバとを備えることを
特徴とするＩＳＤＮのＤチャネルプロトコル多重処理方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1092335A JPH02270432A (ja) | 1989-04-11 | 1989-04-11 | Ｉｓｄｎのｄチャネルプロトコル多重処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1092335A JPH02270432A (ja) | 1989-04-11 | 1989-04-11 | Ｉｓｄｎのｄチャネルプロトコル多重処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02270432A true JPH02270432A (ja) | 1990-11-05 |
Family
ID=14051522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1092335A Pending JPH02270432A (ja) | 1989-04-11 | 1989-04-11 | Ｉｓｄｎのｄチャネルプロトコル多重処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02270432A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0690234A (ja) * | 1992-04-10 | 1994-03-29 | Internatl Business Mach Corp <Ibm> | 通信チャネルの共有方法及び装置 |
| US6097731A (en) * | 1996-10-24 | 2000-08-01 | Nec Corporation | Data retransmission method used in confirmation information transmissions |
-
1989
- 1989-04-11 JP JP1092335A patent/JPH02270432A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0690234A (ja) * | 1992-04-10 | 1994-03-29 | Internatl Business Mach Corp <Ibm> | 通信チャネルの共有方法及び装置 |
| US6097731A (en) * | 1996-10-24 | 2000-08-01 | Nec Corporation | Data retransmission method used in confirmation information transmissions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63255759A (ja) | 制御システム | |
| JPH114279A (ja) | 先進的システム間送信方法および機構 | |
| JPH02270432A (ja) | Ｉｓｄｎのｄチャネルプロトコル多重処理方式 | |
| JP2520905B2 (ja) | シリアル通信制御装置 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPS6332300B2 (ja) | ||
| JPH0236016B2 (ja) | ||
| JPH05292142A (ja) | データ通信制御装置および方法 | |
| JPH04238566A (ja) | マルチプロセッサ間バス通信方式 | |
| JPH03172959A (ja) | 情報処理システム | |
| JPH01142962A (ja) | データ転送制御方式 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH0310354A (ja) | データ転送制御システム | |
| JPH0426744B2 (ja) | ||
| JPH04326227A (ja) | 高速回線制御装置 | |
| JPS62242264A (ja) | 通信制御装置 | |
| JPH08101810A (ja) | バス制御方法 | |
| JPH0243655A (ja) | データ転送装置 | |
| JPH02137547A (ja) | パケット交換装置 | |
| JPS60110066A (ja) | デ−タ転送制御方式 | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPS60196866A (ja) | デ−タ処理装置 | |
| JPH07244631A (ja) | データ転送装置 | |
| JPH0439701B2 (ja) |