JPH02273376A - 遅延制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ビデオテープレコーダなどで用いられる遅
延制御回路に関する。

〔従来の技術〕

この種の遅延制御回路における第１従来例としては、第
７図のブロック図で示すように構成されたものが知られ
ている。この遅延制御回路は、外部からの入力信号を遅
延させて出力する２次オールバスフィルタのような複数
の遅延手段１０，１１を備えたものであって、多段接続
された各遅延手段１０．１１からの出力信号は２人力１
出力装置といわれる選択手段１２によって択一的に切り
換えたうえで出力されるようになっている。そのため、
各遅延手段１０．１１の出力端と選択手段１２の入力端
とはこの選択手段１２に配設された接点ａ、ｂを介して
互いに接続されており、これらの接点ａ、ｂは選択制御
手段１３から出力される選択制御信号によって切り換え
操作されるようになっている。なお、この選択制御信号
は、外部からの制御電圧に応じて選択制御手段１３から
出力されるようになっている。また、遅延手段１０１１
のそれぞれは、あらかじめ設定された遅延量だけ入力信
号を遅延させるものであり、例えば、遅延手段１０はＡ
という遅延量、また、遅延手段１１はＢという遅延量の
遅延制御を実現しうるように構成されている。

そこで、この遅延制御回路においては、選択制御手段１
３からの選択制御信号によって切り換え操作された接点
ａを介して遅延手段１０と選択手段１２とが接続されて
いれば、選択手段１２の出力端からは入力信号に対して
遅延量Ａだけ遅延制御された出力信号が出力される。ま
た、遅延手段１１と選択手段１２とが接点すを介して接
続されている場合には、入力信号に対して遅延量Ａ＋Ｂ
だけ遅延制御された出力信号が選択手段１２の出力端か
ら出力されることになる。

一方、このような遅延制御回路の第２従来例としては、
第８図のブロック図で示すようなものがある。この遅延
制御回路は、相互コンダクタンス可変フィルタからなる
複数の遅延手段１５．１６を多段接続することによって
構成されたものであり、遅延手段１５．１６それぞれに
おける遅延量は最小値Ｃから最大値りまでの範囲で連続
的に変化しうるようになっている。そして、これらの遅
延手段１５．１６には、外部からの制御電圧に基づいて
遅延量を変化させる遅延制御信号を出力する遅延制御手
段１７が接続されている。

そこで、この遅延制御回路においては、遅延制御手段１
７によって遅延手段１５．１６それぞれの遅延量がＣか
らＤまでの範囲で同時的に制御されることになり、遅延
手段１６の出力端からは入力信号に対して最小値ＣＸ２
（２・Ｃ）から最大値Ｄｘ２（２・Ｄ）の範囲にわたっ
て遅延制御された出力信号が出力される。

〔発明が解決しようとする課題〕

ところで、前述した第１従来例に係る遅延制御回路にお
いては、あらかじめ遅延手段１０．１１に設定された遅
延量、すなわち、ＡもしくはＡ＋Ｂというような互いに
離散した遅延量だけ遅延制御された出力信号が得られる
ことになるばかりであり、入力信号に対して連続的に遅
延制御された出力信号を得ることはできなかった。

一方、第２従来例に係る遅延制御回路では、遅延手段１
５．１６それぞれに設定された遅延量の最小値Ｃ及び最
大値りに基づき、その遅延量の２倍、すなわち、２・Ｃ
から２・Ｄの範囲にわたって連続的に遅延制御された出
力信号が得られることになる。しかし、この遅延量範囲
よりも広い範囲、例えば、最小値Ｃから最大値２・Ｄま
でというような範囲にわたって連続的に遅延制御された
出力信号を得ることはできなかった。

この発明は、このような現状に鑑みて創案されたもので
あり、より広い遅延量範囲にわたって連続的に遅延制御
された出力信号を得ることができる遅延制御回路の提供
を目的としている。

〔課題を解決するための手段〕

この発明に係る遅延制御回路は、入力信号を遅延制御信
号に基づいて遅延させる複数の遅延手段と、多段接続さ
れた各遅延手段の出力信号を選択制御信号に基づいて択
一的に切り換え出力する選択手段と、制御電圧に基づい
て前記遅延制御信号を出力する遅延制御手段と、前記制
御電圧に基づいて前記選択制御信号を出力する選択制御
手段とを備えたことを特徴とするものである。

〔作用〕

上記構成によれば、入力信号が多段接続された遅延手段
のそれぞれにおいて遅延制御手段からの遅延制御信号に
基づいて連続的に遅延制御されるとともに、各遅延手段
からの出力信号が選択制御手段からの選択制御信号に基
づいて択一的に切り換えて出力されることになる。そこ
で、制御電圧に基づいて出力される遅延制御信号と選択
制御信号とを同期させておけば、各遅延手段における遅
延量が最小値Ｃから最大値りまでの範囲で連続的に変化
することになり、選択手段の出力端からは入力信号に対
して最小値Ｃから最大値２・Ｄまでの範囲にわたって連
続的に遅延制御された出力信号が出力されることになる
。

〔実施例〕 以下、この発明の実施例を図面に基づいて説明する。

第１図は本発明に係る遅延制御回路の概略構成を示すブ
ロック図であり、第２図ないし第６図のそれぞれは遅延
制御状態を示す説明図である。

この遅延制御回路は、外部からの入力信号を遅延させて
出力する相互コンダクタンス可変フィルタからなる遅延
手段１．２を多段接続して構成されたものであり、多段
接続された各遅延手段１２からの出力信号は２人力１出
力装置といわれる選択手段３によって択一的に切り換え
たうえで出力されるようになっている。そして、各遅延
手段１．２の出力端と選択手段３の入力端とは、この選
択手段３に配設された接点ａ、ｂを介して互いに接続さ
れており、これらの接点ａ、ｂは選択制御手段４から出
力される選択制御信号によって切り換え操作されるよう
になっている。なお、この選択制御信号は、外部からの
制御電圧に基づいて選択制御手段４から出力されるよう
になっており、この選択制御手段４からは制御電圧がＧ
ＮＤ電圧（ＯＶ）から１／２Ｖｃｃ電圧（＋２．５Ｖ）
までの間は接点ａを介して遅延手段１の出力端と選択手
段３の入力端とを接続する信号、また、１／２■ｃｃ電
圧から■ｃｃ電圧（＋５Ｖ　）までの間は接点すを介し
て遅延手段２と選択手段３とを接続する信号が出力され
るようになっている。

また、これらの遅延手段１．　２それぞれにおける遅延
量は、例えば、最小値Ｃから最大（ｌＩＬＤまでの範囲
で連続的に変化しうるように設定されており、各遅延手
段１，２には外部からの制御電圧に基づいて遅延量を変
化させるための遅延制御信号を出力する遅延制御手段５
が接続されている。そして、この遅延制御手段５からは
、制御電圧がＧＮＤ電圧から■。、電圧まで変化するこ
とにより、各遅延手段１，２の遅延量を連続的に遅延制
御するための信号が出力されるようになっている。

すなわち、遅延手段１．２それぞれの一方による遅延量
は、第２図で示すように、制御電圧がＧＮＤ電圧で最小
値Ｃとなり、かつ、１／２■。、電圧で最大値りとなる
ように直線的に変化させられたのち、制御電圧が１　／
　２　Ｖ　ｃｃ雷電圧越えると、再び最小値Ｃから最大
値りへと直線的に変化させられるように設定されている
。そのため、多段接続された遅延手段］、２の双方によ
る遅延量は、第３図で示すように、制御電圧がＧＮＤ電
圧で最小値Ｃｘ２（２・Ｃ）となり、かつ、１　／　２
　Ｖ　ｅｃ電圧で最大値ＤＸ２（２・Ｄ）となるように
直線的に変化させられたのち、制御電圧が１　／　２　
Ｖ　ｃｃ雷電圧越えると、再び最小値２・Ｃから最大値
２・Ｄへと直線的に変化させられることになる。

そこで、この遅延制御回路においては、制御電圧がＧＮ
Ｄ電圧（ＯＶ）から１／２Ｖｃｃ電圧（＋２．５Ｖ）ま
での間、すなわち、選択制御手段４からの選択制御信号
によって切り換え操作された接点ａを介して遅延手段１
の出力端と選択手段３の入力端とが接続されている間は
、選択手段３の出力端から入力信号に対して最小値Ｃか
ら最大値りの範囲にわたって遅延制御された出力信号が
出力されることになる。そして、制御電圧が１／２■ｏ
、電圧（＋２．５Ｖ）からＶＣＣ電圧（＋５Ｖ　）まで
の間、すなわち、選択制御手段４からの選択制御信号に
よって切り換え操作された接点すを介して遅延手段２と
選択手段３とが接続されている間は、選択手段３の出力
端から入力信号に対して最小値２・Ｃから最大値２・Ｄ
の範囲にわたって遅延制御された出力信号が出力される
ことになる。

したがって、各遅延手段１．２における遅延量の最小値
Ｃがその最大値りの半分と等しく、すなわち、Ｃ＝１／
２Ｄとなるようにあらかじめ設定しておけば、選択手段
３の出力端からは、第４図で示すように、制御電圧が１
　／　２　Ｖ　ｃｃ雷電圧なる時点を折点とし、かつ、
遅延量が最小値Ｃから最大値２・Ｄまでの範囲にわたっ
て連続的に遅延制御された出力信号が出力されることに
なる。

なお、このとき、各遅延手段１，２における遅延量の最
小値Ｃがその最大値りの半分よりも小さく（ｃ＜１／２
Ｄ　）設定されている場合、第５図で示すように、制御
電圧が１／２ＶＣ６電圧となる時点で遅延手段１による
最大の遅延量りと遅延手段２の最小の遅延量２・Ｃとが
互いに重複することになる。また、各遅延手段１．２に
おける遅延量の最小値Ｃがその最大値りの半分よりも大
きく（Ｃ＞１／２Ｄ　）設定されていれば、第６図で示
ずように、制御電圧が１／２ＶＣ６電圧となる時点で遅
延手段１による最大の遅延量りと遅延手段２の最小の遅
延量２・Ｃとが互いに離間してしまうことになる。そこ
で、本発明においては、その各遅延手段１．２における
遅延量の最小値Ｃを最大値りの半分と等しいか、より小
さく（Ｃ≦１／２Ｄ）設定しておく必要がある。

ところで、以上の説明においては、本発明に係る遅延制
御回路を２つの遅延手段１．２によって構成するものと
しているが、本発明の適用範囲はこれに限定されるもの
ではなく、例えば、３つ以上の遅延手段によって遅延制
御回路を構成してもよいことはいうまでもない。

〔発明の効果〕

以上説明したように、この発明によれば、多段接続され
た遅延手段のそれぞれにおける入力信号が遅延制御手段
からの遅延制御信号に基づいて連続的に遅延制御される
とともに、各遅延手段からの出力信号が選択制御手段か
らの選択制御信号に基づいて択一的に切り換えて出力さ
れることになる。そこで、制御電圧に基づいて出力され
る遅延制御信号と選択制御信号とを同期させておけば、
各遅延手段における遅延量がその最小値から最大値まで
の範囲で連続的に変化することになる。

その結果、本発明に係る遅延制御回路によれば、単一の
遅延手段で設定された遅延量の最小値から複数の遅延手
段によって設定された遅延量の最大値までの広い範囲に
わたって連続的に遅延制御された出力信号が出力される
ことになる。

【図面の簡単な説明】

第１図ないし第６図は本発明に係り、第１図は遅延制御
回路の概略構成を示すプロ・ツク図、第２図は単一の遅
延手段における遅延量を示す説明図、第３図は２つの遅
延手段における遅延量を示す説明図であり、第４図ない
し第６図のそれぞれは選択手段からの出力信号の遅延量
を示す説明図である。 また、第７図及び第８図は従来例に係り、第７図は第１
従来例としての遅延制御回路を示すブロック図、第８図
は第２従来例としての遅延制御回路を示すブロック図で
ある。 図における符号１．２は遅延手段、３は選択手段、４は
選択制御手段、５は遅延制御手段である。 Ｗ遭に会暑ｑ１１１ 曹到旨 ｌ鴻に毎墳ｑ■ ｌ劉範＆　＝＞　ｒ−を田 曹到簡

Claims (1)

【特許請求の範囲】
1. （１）入力信号を遅延制御信号に基づいて遅延させる複
   数の遅延手段と、 多段接続された各遅延手段の出力信号を選択制御信号に
   基づいて択一的に切り換え出力する選択手段と、 制御電圧に基づいて前記遅延制御信号を出力する遅延制
   御手段と、 前記制御電圧に基づいて前記選択制御信号を出力する選
   択制御手段と を備えたことを特徴とする遅延制御回路。