JPH0227401A - オフセット制御回路 - Google Patents
オフセット制御回路Info
- Publication number
- JPH0227401A JPH0227401A JP63176814A JP17681488A JPH0227401A JP H0227401 A JPH0227401 A JP H0227401A JP 63176814 A JP63176814 A JP 63176814A JP 17681488 A JP17681488 A JP 17681488A JP H0227401 A JPH0227401 A JP H0227401A
- Authority
- JP
- Japan
- Prior art keywords
- output
- level
- circuit
- input
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Feedback Control In General (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、オフセット制御回路、さらには比較器や差動
増幅回路などにおいて生じるオフセットの補正に適用し
て有効な技術に関するもので、例えばＬＳＩ（大規模半
導体集積回路装置）内にて比較器や差動増幅回路などの
入力オフセットを自動的に補正させる技術に利用して有
効な技術に関するものである。
増幅回路などにおいて生じるオフセットの補正に適用し
て有効な技術に関するもので、例えばＬＳＩ（大規模半
導体集積回路装置）内にて比較器や差動増幅回路などの
入力オフセットを自動的に補正させる技術に利用して有
効な技術に関するものである。
［従来の技術］
例えば、高精度を要求されるところに使用される比較器
や差動増幅回路では、その入力オフセットを精密に補正
する必要がある。
や差動増幅回路では、その入力オフセットを精密に補正
する必要がある。
このため、従来では、高精度を要する比較器や差動増幅
回路をＬＳＩに組み込んだ場合に、オフセット補正用の
外部端子を設け、この外部端子にポテンショメータを外
付けして入力オフセットをゼロにするような調整操作を
個別に行なっていた（例えばＮＥＣ発行「産業用リニア
ＩＣデータブック１９８７年版」２７３頁参照）。
回路をＬＳＩに組み込んだ場合に、オフセット補正用の
外部端子を設け、この外部端子にポテンショメータを外
付けして入力オフセットをゼロにするような調整操作を
個別に行なっていた（例えばＮＥＣ発行「産業用リニア
ＩＣデータブック１９８７年版」２７３頁参照）。
［発明が解決しようとする課題］
しかしながら、上述した技術には、次のような問題のあ
ることが本発明者らによって明らかとされた。
ることが本発明者らによって明らかとされた。
すなわち、一般に、ＬＳＩなどの半導体集積回路装置で
は、Ｉｌ造および実装のコストを低減させるなどの理由
により、外部端子の数いわゆるピン数をできるだけ少な
くすることが望まれている。
は、Ｉｌ造および実装のコストを低減させるなどの理由
により、外部端子の数いわゆるピン数をできるだけ少な
くすることが望まれている。
このような状況の下で、通常は使用されることが少ない
オフセット補正用の外部端子を設けることは好ましくな
い、また、外付ポテンショメータを用いる従来の方法で
は、オフセットを精密に補正するためのトリミング工程
が別に必要となる。
オフセット補正用の外部端子を設けることは好ましくな
い、また、外付ポテンショメータを用いる従来の方法で
は、オフセットを精密に補正するためのトリミング工程
が別に必要となる。
本発明の目的は、比較器や差動増幅回路などのオフセッ
トを、外部端子を使わずに、ＬＳＩ内部にて自動的に補
正できるようにする、という技術を提供することにある
。
トを、外部端子を使わずに、ＬＳＩ内部にて自動的に補
正できるようにする、という技術を提供することにある
。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
［課題を解決するための手段］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、比較動作または差動動作を行なう被制御回路
の出力変化点を検出する出力変化検出手段と、この出力
変化検出手段が上記出力変化点を検出するまで出力レベ
ルを連続的に変化させる可変レベル発生手段と、上記被
制御回路に伝達される入力レベルに上記可変レベル発生
手段の出力レベルを加えるレベル制御回路とを有するも
のである。
の出力変化点を検出する出力変化検出手段と、この出力
変化検出手段が上記出力変化点を検出するまで出力レベ
ルを連続的に変化させる可変レベル発生手段と、上記被
制御回路に伝達される入力レベルに上記可変レベル発生
手段の出力レベルを加えるレベル制御回路とを有するも
のである。
［作用］
上記した手段によれば、被制御回路のオフセットをゼロ
にするような補正レベルが自動的に設定され、この設定
された補正レベルによって上記被制御回路の入力レベル
が加算または減算修正されるようになる。
にするような補正レベルが自動的に設定され、この設定
された補正レベルによって上記被制御回路の入力レベル
が加算または減算修正されるようになる。
これにより、比較器や差動増幅回路などのオフセットを
、外部端子を使わずに、ＬＳＩ内部にて自動的に補正で
きるようにする。という目的が達成される。
、外部端子を使わずに、ＬＳＩ内部にて自動的に補正で
きるようにする。という目的が達成される。
［実施例］
以下、本発明の好敵な実施例を図面を参照しながら説明
する。
する。
なお、図において、同一符号は同一あるいは相当部分を
示すものとする。
示すものとする。
第１図は本発明の技術が適用されたオフセット制御回路
の一実施例を示したものであって、１は被制御回路であ
る比較器、２は比較器１の入出力を切り換える切換回路
、３は比較動作または差動動作を行なう被制御回路の出
力変化点を検出する出力変化検出回路、４は出力変化検
出回路３が上記出力変化点を検出するまで出力レベルＩ
を連続的に変化させる可変レベル発生回路、５は被制御
回路である比較器１のリファレンス人力（−）に伝達さ
れる入力レベルＲｉに上記可変レベル発生回路４の出力
レベルエを加えるレベル制御回路である。
の一実施例を示したものであって、１は被制御回路であ
る比較器、２は比較器１の入出力を切り換える切換回路
、３は比較動作または差動動作を行なう被制御回路の出
力変化点を検出する出力変化検出回路、４は出力変化検
出回路３が上記出力変化点を検出するまで出力レベルＩ
を連続的に変化させる可変レベル発生回路、５は被制御
回路である比較器１のリファレンス人力（−）に伝達さ
れる入力レベルＲｉに上記可変レベル発生回路４の出力
レベルエを加えるレベル制御回路である。
ここで、切換回路２は、アナログスイッチ２１およびマ
ルチプレクサ２２などによって構成される。アナログス
イッチ２１は、オフセット補正を行なう初期化（イニシ
ャライズ）時に、比較器１のアナログ比較入力（＋）と
リファレンス入力（−）とを互いに同電位に短絡する。
ルチプレクサ２２などによって構成される。アナログス
イッチ２１は、オフセット補正を行なう初期化（イニシ
ャライズ）時に、比較器１のアナログ比較入力（＋）と
リファレンス入力（−）とを互いに同電位に短絡する。
マルチプレクサ２２は、初期化時に比較器１の２値論理
レベルによる比較出力Ｃｏを出力変化検出回路３の入力
側に切り換える。Ｉｓは初期化設定信号であって、アナ
ログスイッチ２１とマルチプレクサ２２の各制御端子に
入力される。
レベルによる比較出力Ｃｏを出力変化検出回路３の入力
側に切り換える。Ｉｓは初期化設定信号であって、アナ
ログスイッチ２１とマルチプレクサ２２の各制御端子に
入力される。
出力変化検出回路３は、第１．第２の保持回路（Ｄ−Ｆ
／Ｆ）３１，３２、インバータ３３、ＮＯＲゲート３４
などによって構成される。第１の保持回路３１は、比較
器１の出力Ｇｏの立ち下がりでセットされる。第２の保
持回路３２は、上記出力Ｃｏの立ち上がりでセットされ
る。インバータ３３は、比較器１の出力ｃｏを反転して
第２の保持回路３２に入力させる。ＮＯＲゲート３４は
。
／Ｆ）３１，３２、インバータ３３、ＮＯＲゲート３４
などによって構成される。第１の保持回路３１は、比較
器１の出力Ｇｏの立ち下がりでセットされる。第２の保
持回路３２は、上記出力Ｃｏの立ち上がりでセットされ
る。インバータ３３は、比較器１の出力ｃｏを反転して
第２の保持回路３２に入力させる。ＮＯＲゲート３４は
。
第１．第２の保持回路３１．３２の各セット出力ＱＡ、
ＱＢの論理和（ＱＡ＋ＱＢ）をとり、この論理和出力を
変化点検出出力Ｄｏとして出力する。
ＱＢの論理和（ＱＡ＋ＱＢ）をとり、この論理和出力を
変化点検出出力Ｄｏとして出力する。
可変レベル発生回路４は、２ ｉｆ！！ｎ桁カウンタ４
１、電流加算型のＤＡ変換回路４２、ＮＡＮＤゲート４
３などによって構成される。カウンタ４１は、出力変化
検出回路３が比較器１の出力変化点を検出するまでクロ
ックＣＫによって歩進駆動される。ＤＡ変換回路４２は
電流加算型の並列入力型ＤＡ変換器であって、カウンタ
４１のカント値を電流値に変換する。ＮＡＮＤゲート４
３は、リセット信号Ｒが入力されてから上記変化点検出
出力Ｄｏが発せられるまでの間、クロックＣＫをカウン
タ４１に入力させる。この場合、カウンタ４１のカウン
ト値Ｑ１〜Ｑｎのうち、ＤＡ変換回路４２に入力されて
電流値に変換されるのはＱ１〜Ｑｎ−１までであって、
最上位の１ビツトＱｎは正負の符号を示す符号ビットＣ
として使われるようになっている。
１、電流加算型のＤＡ変換回路４２、ＮＡＮＤゲート４
３などによって構成される。カウンタ４１は、出力変化
検出回路３が比較器１の出力変化点を検出するまでクロ
ックＣＫによって歩進駆動される。ＤＡ変換回路４２は
電流加算型の並列入力型ＤＡ変換器であって、カウンタ
４１のカント値を電流値に変換する。ＮＡＮＤゲート４
３は、リセット信号Ｒが入力されてから上記変化点検出
出力Ｄｏが発せられるまでの間、クロックＣＫをカウン
タ４１に入力させる。この場合、カウンタ４１のカウン
ト値Ｑ１〜Ｑｎのうち、ＤＡ変換回路４２に入力されて
電流値に変換されるのはＱ１〜Ｑｎ−１までであって、
最上位の１ビツトＱｎは正負の符号を示す符号ビットＣ
として使われるようになっている。
レベル制御回路５は利得が１になるように負帰還をかけ
られた演算増幅器５１．アナログ切換スイッチ５２．イ
ンバータ５３などによって構成される。演算増幅ｌ！５
１は、上記可変レベル発生回路４の出力レベルエを上記
比較器１のリファレンス入力レベルＲｉに加える。アナ
ログ切換スイッチ５２は、上記出力レベルＩの正負極性
を上記符号ビットＣの論理レベルに従って切り換える。
られた演算増幅器５１．アナログ切換スイッチ５２．イ
ンバータ５３などによって構成される。演算増幅ｌ！５
１は、上記可変レベル発生回路４の出力レベルエを上記
比較器１のリファレンス入力レベルＲｉに加える。アナ
ログ切換スイッチ５２は、上記出力レベルＩの正負極性
を上記符号ビットＣの論理レベルに従って切り換える。
以上のように構成されたオフセット制御回路について、
以下その動作を説明する。
以下その動作を説明する。
第２図は、第１図に示したオフセット制御回路の動作例
を示す。
を示す。
第１図および第２図において、まず、初期化信号Ｉｓが
Ｈにセットされると、切換回＠２によって、被制御回路
である比較器工の比較入力（＋）とリファレンス入力（
−）とが互いに同電位に短絡されるとともに、その比較
出力Ｃｏが出力変化検出回路３の検出入力側に切り換え
られる。
Ｈにセットされると、切換回＠２によって、被制御回路
である比較器工の比較入力（＋）とリファレンス入力（
−）とが互いに同電位に短絡されるとともに、その比較
出力Ｃｏが出力変化検出回路３の検出入力側に切り換え
られる。
この初期化状態にてリセット信号、Ｒｓを与えると、可
変レベル発生回路５の出力レベルエが最低レベルから最
高レベルまで連続的に変化する。この連続的に変化する
レベルＩは、レベル制御回路５によって上記比較器ｌの
リファレンス入力レベルに加えられる。
変レベル発生回路５の出力レベルエが最低レベルから最
高レベルまで連続的に変化する。この連続的に変化する
レベルＩは、レベル制御回路５によって上記比較器ｌの
リファレンス入力レベルに加えられる。
ここで、比較器１のリファレンス入力レベルがオフセッ
トゼロとなる点を通過すると、つまり可変レベル発生回
路４の出力レベルＩが比較器１の入力オフセットＶｏｆ
に相当するレベルを通過すると、この通過の前後で比較
器１の比較出力Ｃ。
トゼロとなる点を通過すると、つまり可変レベル発生回
路４の出力レベルＩが比較器１の入力オフセットＶｏｆ
に相当するレベルを通過すると、この通過の前後で比較
器１の比較出力Ｃ。
の論理がＨからＬまたはＬからＨに反転する。このとき
の比較器１の出力変化は、出力変化検出回路４によって
検出される。
の比較器１の出力変化は、出力変化検出回路４によって
検出される。
出力変化検出回路４は、比較器ｌの比較出力ＣＯが変化
すると同時に検出出力ＤｏをＨがらしに切り換えて、可
変レベル発生回路４内のカウンタ４１の歩進動作を停止
させる。これにより、可変レベル発生回路４の出力レベ
ルエは、上記比較器１の比較出力Ｃｏが反転した直後の
レベル、すなわち比較器１の入力オフセットがゼロに補
正された直後のレベルに固定される。このようにして固
定されたレベルは、次にリセット信号Ｒが与えられるま
で保持される。
すると同時に検出出力ＤｏをＨがらしに切り換えて、可
変レベル発生回路４内のカウンタ４１の歩進動作を停止
させる。これにより、可変レベル発生回路４の出力レベ
ルエは、上記比較器１の比較出力Ｃｏが反転した直後の
レベル、すなわち比較器１の入力オフセットがゼロに補
正された直後のレベルに固定される。このようにして固
定されたレベルは、次にリセット信号Ｒが与えられるま
で保持される。
以上のようにして、比較ｉｌｌの入力オフセットが自動
的に補正されるとともに、この補正された状態が保持さ
れる。この後、初期化信号ｌ５ｔｔＬにリセットすれば
、入力オフセットがゼロに補正された状態の比較器１は
、オフセット制御回路側から開放されて、通常の使用状
態に復帰する。
的に補正されるとともに、この補正された状態が保持さ
れる。この後、初期化信号ｌ５ｔｔＬにリセットすれば
、入力オフセットがゼロに補正された状態の比較器１は
、オフセット制御回路側から開放されて、通常の使用状
態に復帰する。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である比較器のオフセット
補正に適用した場合について説明したが、それに限定さ
れるものではなく１例えば第３図に示すように、多段接
続された差動増幅回路１−１〜１−ｍのオフセット補正
にも適用できる。
をその背景となった利用分野である比較器のオフセット
補正に適用した場合について説明したが、それに限定さ
れるものではなく１例えば第３図に示すように、多段接
続された差動増幅回路１−１〜１−ｍのオフセット補正
にも適用できる。
［発明の効果］
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
すなわち、比較器や差動増幅回路などのオフセットを、
外部端子を使わずに、ＬＳＩ内部にて自動的に補正でき
るようになる、という効果が得られる。
外部端子を使わずに、ＬＳＩ内部にて自動的に補正でき
るようになる、という効果が得られる。
第１図は本発明の一実施例によるオフセット制御回路を
示す図、 第２図は第１図に示した回路の動作例を示す図。 第３図は本発明の別の実施例を示す図である。
示す図、 第２図は第１図に示した回路の動作例を示す図。 第３図は本発明の別の実施例を示す図である。
Claims (1)
- 【特許請求の範囲】 １、比較動作または差動動作を行なう被制御回路の出力
変化点を検出する出力変化検出手段と、この出力変化検
出手段が上記出力変化点を検出するまで出力レベルを連
続的に変化させる可変レベル発生手段と、上記被制御回
路に伝達される入力レベルに上記可変レベル発生手段の
出力レベルを加えるレベル制御回路とを備えたことを特
徴とするオフセット制御回路。 ２、比較動作または差動動作を行なう被制御回路の出力
の立ち下がりでセットされる第１の保持回路と、上記出
力の立ち上がりでセットされる第２の保持回路とを有し
、上記第１、第２の保持回路の各セット出力の論理和を
上記出力の変化点検出出力として出力する出力変化検出
手段を備えた特許請求の範囲第１項記載のオフセット制
御回路。 ３、出力変化検出手段が被制御回路の出力の変化点を検
出するまで歩進駆動されるカウンタと、このカウンタの
カウント値をＤＡ変換して出力するＤＡ変換回路とを有
する可変レベル発生手段を備えた特許請求の範囲第１項
または第２項記載のオフセット制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176814A JPH0227401A (ja) | 1988-07-15 | 1988-07-15 | オフセット制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176814A JPH0227401A (ja) | 1988-07-15 | 1988-07-15 | オフセット制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0227401A true JPH0227401A (ja) | 1990-01-30 |
Family
ID=16020311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63176814A Pending JPH0227401A (ja) | 1988-07-15 | 1988-07-15 | オフセット制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0227401A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03141716A (ja) * | 1989-09-30 | 1991-06-17 | Mitsutoyo Corp | カウンター用回路及びカウンター並びに走査型光学式寸法測定装置 |
| US5658999A (en) * | 1992-04-01 | 1997-08-19 | Mitsui Toatsu Chemicals, Inc. | Syndiotactic polypropylene wax, production process thereof, and heating roll fixing-type toner composition making use of the wax |
| WO2002063617A1 (fr) * | 2001-02-02 | 2002-08-15 | Fujitsu Limited | Procede de correction, circuit de correction et enregistreur optique de donnees |
| JP2011223553A (ja) * | 2010-03-26 | 2011-11-04 | Fujitsu Ltd | 増幅回路及びその増幅回路を含むアナログデジタル変換回路 |
-
1988
- 1988-07-15 JP JP63176814A patent/JPH0227401A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03141716A (ja) * | 1989-09-30 | 1991-06-17 | Mitsutoyo Corp | カウンター用回路及びカウンター並びに走査型光学式寸法測定装置 |
| US5658999A (en) * | 1992-04-01 | 1997-08-19 | Mitsui Toatsu Chemicals, Inc. | Syndiotactic polypropylene wax, production process thereof, and heating roll fixing-type toner composition making use of the wax |
| US5677409A (en) * | 1992-04-01 | 1997-10-14 | Mitsui Toatsu Chemicals, Inc. | Syndiotactic polypropylene wax, production process thereof, and heating roll fixing-type toner composition making use of the wax |
| WO2002063617A1 (fr) * | 2001-02-02 | 2002-08-15 | Fujitsu Limited | Procede de correction, circuit de correction et enregistreur optique de donnees |
| US6862260B2 (en) | 2001-02-02 | 2005-03-01 | Fujitsu Limited | Correction method, correction circuit, and light information storage apparatus |
| JP4777603B2 (ja) * | 2001-02-02 | 2011-09-21 | 富士通株式会社 | 補正方法、補正回路、光情報記憶装置 |
| JP2011223553A (ja) * | 2010-03-26 | 2011-11-04 | Fujitsu Ltd | 増幅回路及びその増幅回路を含むアナログデジタル変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5321368A (en) | Synchronized, digital sequential circuit | |
| US5072221A (en) | Error limiting analog to digital converter | |
| US4533903A (en) | Analog-to-digital converter | |
| US9258009B2 (en) | AD converter | |
| JPH0319732B2 (ja) | ||
| JPS5871726A (ja) | アナログ−デジタル変換器 | |
| US7456774B2 (en) | Encoder circuit and A/D conversion circuit | |
| JPH10276070A (ja) | トリガ電圧調整の可能なシュミットトリガ回路 | |
| JPH0227401A (ja) | オフセット制御回路 | |
| US10833689B2 (en) | Method and circuit for compensating for the offset voltage of electronic circuits | |
| JPH07106967A (ja) | アナログ・デジタル変換器 | |
| US8054101B2 (en) | Current source applicable to a controllable delay line and design method thereof | |
| US5272461A (en) | Coding circuit | |
| US20250030436A1 (en) | Digital-to-analog converter circuitry | |
| CN110752845B (zh) | 一种量化信号时间差值电路 | |
| JPH0481896B2 (ja) | ||
| JP3360298B2 (ja) | Ｄ／ａコンバータ | |
| JPH06120829A (ja) | 逐次比較型ａｄコンバータ | |
| SU570198A1 (ru) | Дешифратор с коррекцией ошибок | |
| JPS6014534B2 (ja) | オフセット補償方法及び回路 | |
| JPH0779227B2 (ja) | コンパレータ | |
| JPH1038548A (ja) | 変位測定装置 | |
| JPH0637737A (ja) | Ｃｒｃ演算回路 | |
| KR950003441Y1 (ko) | 아날로그/디지탈 변환기 | |
| JPS62142418A (ja) | 多数決回路 |