JPH02277230A - 電極取り出し部の構成方法 - Google Patents

電極取り出し部の構成方法

Info

Publication number
JPH02277230A
JPH02277230A JP9738889A JP9738889A JPH02277230A JP H02277230 A JPH02277230 A JP H02277230A JP 9738889 A JP9738889 A JP 9738889A JP 9738889 A JP9738889 A JP 9738889A JP H02277230 A JPH02277230 A JP H02277230A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
film
silicon film
contact hole
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9738889A
Other languages
English (en)
Other versions
JP2525668B2 (ja
Inventor
Seiji Ueda
誠二 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP1097388A priority Critical patent/JP2525668B2/ja
Publication of JPH02277230A publication Critical patent/JPH02277230A/ja
Application granted granted Critical
Publication of JP2525668B2 publication Critical patent/JP2525668B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体集積回路装置における電極取り出し部
の構成方法に関する。
(従来の技術) 近年の半導体集積回路装置の高密度、高集積化の進展に
伴い、集積素子の超微細化、配線層の多層化は解決すべ
き大きな課題となっている。中でも金属配線については
微細化が困難であり、−船釣に行われているアルミ配線
を1μm以下の微細配線とするには技術的に解決すべき
多くの問題を有し、その主なものに、コンタクトホール
の形成、コンタクトホール内のアルミ蒸着被覆の劣化に
起因する接続の不安定性、あるいは多層配線化に伴う電
極取り出し部のコンタクトホールの深さの多様性から高
アスペクト比のコンタクトホールへの接続の問題等が挙
げられる。
第3図は、上記のような問題点をNMO8型O8ンジス
タを例として説明する断面図で、(a)図は平面図、(
b)図はそのA−A’線断面図、(c)図は等価回路を
示している(工業調査会発行パ電子材料′″1986年
6月号、P、22ないしP、27参照)。
図中、lはP型シリコン基板、2は二酸化珪素からなる
素子分離領域、3はゲート絶縁膜、4はN型の導電性を
有する多結晶シリコン膜で、ゲート電極を構成する。5
a、5bはそれぞれソースおよびドレインとしてのN型
拡散領域、6はフローガラスからなる層間絶縁膜、7は
コンタクトホール、8a、8bはそれぞれN型拡散領域
5a、5bからのアルミ合金電極である。なお、表面の
保護膜は省略して説明する。
上記の構成において、コンタクトホール7の開口部はy
=o、aμ鳳で、断面積は8μI12、層間絶縁膜6の
膜厚は0.6μ閣で、コンタクトホール7のアスペクト
比は0.75となる。このような微小の、しかも高アス
ペクト比のホール部分にアルミ合金を蒸着して電極を形
成することは技術的にかなり困難で、その成否は半導体
集積回路装置の信頼性を大きく左右することになる。
ゲート電極の多結晶シリコン膜4からの距離Xは0.5
μ閣と小さいため、コンタクトホール7を大きく形成で
きず、結局、現在のような高アスペクト比のコンタクト
ホール7にアルミを蒸着することになるが、その場合、
均一に蒸着できず、コンタクトホール内壁の蒸着膜は薄
くなり、かつ底部の隅にはマイクロクラックが生じやす
くなる。
以上のようなことから、コンタクトホールの直径が1.
0μIにまで微細化されると、蒸着によってアルミ原子
が内部に充分入り込むことができず。
そのため、均一なアルミ被覆による安定した接続の電極
を形成することは不能となる。
(9!明が解決しようとする課題) 本発明は上記従来の電極部構成上の問題点に鑑み、高密
度半導体集積回路装置の微細構造を有する電極取り出し
に適用可能な、接続の安定性を維持する形成容易な電極
構造の構成方法を堤供することを目的とする。
(課題を解決するための手段) 本発明は上記の課題を、半導体集積回路装置の形成時に
おいて、半導体基板の主面に形成された不純物拡散層の
面に、多結晶シリコン膜を形成し。
それをコンタクトホールの形成予定領域に島状に残す選
択エツチング工程と、層間絶縁膜を被覆した後、前記島
状部分上部の層間絶縁膜を除去する選択的エツチング工
程と、前記層間絶縁膜の開口部をマスクとして上記島状
部分の多結晶シリコンIIIを選択的に除去し1階段状
の内壁を有するコンタクトホールを形成する工程と、主
面上部に導電性被膜を堆積し、これを電極パターンに形
成する工程によって達成する。
(作 用) 上記電極構成による本発明によれば、微細なコンタクト
ホールから安定して電極が取り出され。
半導体集積回路装置の信頼性を向上させることができる
(実施例) 以下1本発明を一実施例により図面を用いて説明する。
第1図は本発明の第1の実施例を説明する図で、NMO
3型O3ンジスタのソース、ドレイン拡散領域から電極
を取り出す製造工程断面図で、第3図の符号と同一また
は同等の機能部分は同じ符号を使用している。
まず、同図(a)において、P型シリコン基板1には二
酸化珪素からなる素子分離領域2が形成されており、3
はゲート絶縁膜、4はN型導電性の多結晶シリコン膜、
5a、5bはそれぞれソース。
ドレインとしてのN型拡散領域である。また、11は約
200人の薄い二酸化珪素膜、12はコンタクトホール
の形成に関与する第1の多結晶シリコン膜で、膜厚は0
.5μmである。
次に、図(b)のように、コンタクトホール形成予定領
域に、選択的フォトエツチングにより第1の多結晶シリ
コン膜12を島状部分121に形成する。
この場合、下地の二酸化珪素膜11によってエツチング
は終了される。また、コンタクトホールを一辺0.8μ
mの開口にするには、0.7μmないし0.8μ瓢のエ
ツチングパターンを形成する。これは島状に残存するパ
ターンであるから、形成は容易である。
次に、図(c)のように、BPSG膜(Boroph−
osphosilicate Glass膜;硼末リン
珪酸ガラス膜)からなる層間絶縁11113を第1の多
結晶シリコン膜の島状部分121に被覆して0.5μI
堆積し、900℃でリフローする。
次に、図(d)のように、層間絶縁膜13を選択的にフ
ォトエツチングして、コンタクトホールの一部となる開
口部71を形成させた後、第2の多結晶シリコン膜14
を0.3μm堆積する。なお、その最適な膜厚は全体の
層間絶縁膜厚(=前出および後出の層間絶縁11113
.15の厚さの総計)から決定される。
次に、図(,3)のように、第2の多結晶シリコン膜1
4をフォトエツチングして、多結晶シリコン膜の島状部
分121を形成し、また、ホール開口部71の部分にオ
ーバーラツプさせて第2の多結晶シリコン膜の部分14
1を形成する。次に、BPSGI漠からなる第2の層間
絶縁膜15を0 、6pm堆積し、900℃でリフロー
し、それを第2の多結晶シリコン膜の部分141を覆う
ように選択的にフォトエツチングし、コンタクトホール
の一部72を開口させ、第2の多結晶シリコン膜の部分
141の上面を露出させる。次に、その時のフォトマス
ク21を使用して。
多結晶シリコン膜の選択的プラズマエツチングにより第
2の多結晶シリコン膜の部分141および第1の多結晶
シリコン膜の島状部分121を除去し。
さらに、薄い二酸化珪素膜11を酸化膜エツチングする
ことにより、ソース、ドレインのN型拡散層領域5a、
5bの電極形成部を露出させる。
次に1図(f)のように、上記のように開口したコンタ
クトホールにアルミ合金膜を蒸着し、それを選択エツチ
ングしてアルミ合金電極8a、8bを形成、シンターし
た後、プラズマナイトライド膜によって装置の表面保護
膜16を形成する。
以上のように形成する本発明のコンタクトホールの側壁
は1強調して示したように、二層の多結晶シリコン膜の
島状部分121、同じく部分141と、二層の層間絶縁
膜13.15により階段状に見えるが、実際では極めて
緩やかなテーパ状となり、コンタクトホールの表面の開
口はかなり大きく、多結晶シリコン膜4にオーバーラツ
プしているようであるが、層間絶縁膜13.15によっ
て絶縁されるため、装置の動作に影響はない。
この実施例によれば、多結晶シリコン膜の島状部分12
1の大きさを0.8μ■とすれば、コンタクトホールの
表面開口部は2.0μ腫に形成でき、これはアルミ蒸着
において内部にまで均一にアルミ原子が侵入するに充分
で、安定した電極接続となる。また、素子の表面保護膜
16は、コンタクトホールの形状が改善されることによ
ってその内部にまで均一に保護することができる。
なお、一般に直径が1μm以下のコンタクトホールでは
、電極接続にアルミ・シリコン合金を使用するとシリコ
ンが析出して接続不良を発生しやすいが、それを避ける
ため、モリブデンシリサイドなどの耐熱性合金とアルミ
・シリコン合金の二重構造膜を成長させることによって
、安定した電極接続が可能で、接続の改善効果が得られ
る。また。
前記多結晶シリコン膜の島状部分121と部分141の
間に薄い絶縁膜があっても、層間絶縁膜、多結晶シリコ
ン膜、絶縁膜等のエツチングの繰返しにより1本発明の
コンタクトホールの形成が可能である。さらに、多結晶
シリコン膜の配線またはタングステンシリサイド膜との
二重構造の配線構造を使用する半導体集積回路装置にお
いては、配線等を形成する多結晶シリコン膜あるいは金
属珪化物をコンタクトホール領域に島状に残せば、工程
の追加を必要とせず、本発明が実施可能である。
第2図は、本発明の他の実施例を説明するNチャンネル
MOSトランジスタにおける電極部の構成工程断面図で
ある。
同図(、)において、51a、51bはNチャンネルM
OSトランジスタのソース、ドレインを形成するN型拡
散領域であり、コンタクトホールの形成予定領域に、ゲ
ート電極の形成時と同時に多結晶シリコン膜4の一部を
島状部分41に残置形成させる。
次に、図(b)のように、BPSG膜からなる層間絶縁
膜131を0.5μm堆積し、900℃のりフローを行
った後、前記選択的に残した上記第1の多結晶シリコン
膜の島状部分41にオーバーラツプさせたフォトマスク
21を形成し、選択的プラズマエツチングにより、図(
c)のように、第1の多結晶シリコン膜の島状部分41
の上面にコンタクトホール領域17の一部171を形成
するとともに、その時のフォトマスクを使用して上記島
状部分41を除去し。
さらにゲート絶縁膜3を酸化エツチングしてソース、ド
レインとしてのN型拡散領域51a、51bの電極形成
部を露出させる。
次に、上記のように開口したコンタクトホール底部領域
は、N型拡散領域として不純物が注入されていないから
、開口部から砒素をイオン注入してN型不純物層52a
、52bを形成する。次に、アルミ合金膜を蒸着し、図
(d)のように、フォトエツチングによってアルミ合金
電極8a、8bの配線パターンを形成し、それをシンタ
ーしてからプラズマナイトライド膜からなる表面保護膜
16(図示せず)を形成し、素子の形成を終る。なお、
上記では表面保護膜は省略した。
この実施例によっても、コンタクトホールの側壁は強調
して示しているように階段状になりそうであるが、実際
のデバイスではかなり緩やかなテーパ状に形成される。
また、コンタクトホール表面上のサイズは前述筒1の実
施例はど大きくはならないが、電極接続効果は充分であ
る。なお、この方法をNチャンネルMOSデバイスに適
用する場合は特に、多結晶シリコン膜の形成回数を増加
せずに実施可能な利点がある。
この実施例において、コンタクトホールを形成した後、
アルミ合金電極8a、8bの代りにリンを含む多結晶シ
リコン膜、タングステンシリサイド膜の二重構造の電極
を形成してもよい。この場合、コンタクトホール内は緩
やかなスロープでタングステンシリサイド膜のストレス
が緩和され、配線の信頼性を改善することができる。
(発明の効果) 以上説明して明らかなように、本発明によれば、高密度
半導体装置の微細構造を有する電極の形成において1例
えば0.8μm角、深さ1.0μ−のような高アスペク
ト比のコンタクトホールを形成しても。
実質的にコンタクトホールの開口面積が拡大され、アル
ミ合金など蒸着による被覆性が改善され、安定した電極
の接続が可能となり、さらに、アルミ配線と多結晶シリ
コン1漠とは多層の層間絶縁膜によって高い、30V以
上の充分な絶縁耐圧が得られ、層間耐圧はマスク合せ精
度への依存性が少ないため、装置の信頼性を向上する効
果がある。
【図面の簡単な説明】
第1図、第2図はそれぞれ本発明の第1.第2実施例の
工程断面図、第3図(a)、(b)および(c)は従来
の半導体集積回路装置の電極取り出し部を説明する平面
図、断面図および等価回路図である。 1・・・P型シリコン基板、 2・・・素子分離領域、
 3・・・ゲート絶縁膜、 4.12.14・・多結晶
シリコン膜、 5a、 5b・・・N型拡散領域、 8
a、 8b・・・アルミ合金電極、 13゜15・・・
層間絶縁膜。 特許出願人 松下電子工業株式会社 第 図 第 図 第 図 a 1] 第 図 (a) (c)

Claims (4)

    【特許請求の範囲】
  1. (1)半導体集積回路装置の形成時において、半導体基
    板の主面に形成された不純物拡散層の面に、多結晶シリ
    コン膜を形成し、それをコンタクトホールの形成予定領
    域に島状に残す選択エッチング工程と、層間絶縁膜を被
    覆した後、前記島状部分上部の層間絶縁膜を除去する選
    択的エッチング工程と、前記層間絶縁膜の開口部をマス
    クとして上記島状部分の多結晶シリコン膜を選択的に除
    去し、階段状の内壁を有するコンタクトホールを形成す
    る工程と、主面上部に導電性被膜を堆積し、これを電極
    パターンに形成する工程とを含むことを特徴とする電極
    取り出し部の構成方法。
  2. (2)電極パターンがアルミ合金と耐熱性合金の多層膜
    からなることを特徴とする請求項(1)記載の電極取り
    出し部の構成方法。
  3. (3)半導体集積回路装置の形成時において、半導体基
    板の主面に形成された不純物拡散層の面に、第1の多結
    晶シリコン膜を形成し、それをコンタクトホールの形成
    予定領域に島状に残す選択エッチング工程と、前記第1
    の多結晶シリコン膜を第1の絶縁膜により被覆した後、
    前記島状部分上部の絶縁膜を除去する選択的エッチング
    工程と、第2の多結晶シリコン膜を前記第1の多結晶シ
    リコン膜上に積層し、それを島状に前記第1の多結晶シ
    リコン膜にオーバーラップさせて選択的に残し、それを
    第2の絶縁膜によって被覆させ、前記多結晶シリコン膜
    の上部を覆う領域の絶縁膜を除去する選択エッチングを
    繰返す工程と、前記島状の多結晶シリコン膜を除去し、
    内壁を階段状に形成する選択エッチング工程と、主面に
    導電性膜を堆積して電極パターンを形成する工程を有す
    ることを特徴とする電極取り出し部の構成方法。
  4. (4)電極パターンがアルミ合金と耐熱性合金の多層膜
    からなることを特徴とする請求項(3)記載の電極取り
    出し部の構成方法。
JP1097388A 1989-04-19 1989-04-19 電極取り出し部の構成方法 Expired - Fee Related JP2525668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1097388A JP2525668B2 (ja) 1989-04-19 1989-04-19 電極取り出し部の構成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1097388A JP2525668B2 (ja) 1989-04-19 1989-04-19 電極取り出し部の構成方法

Publications (2)

Publication Number Publication Date
JPH02277230A true JPH02277230A (ja) 1990-11-13
JP2525668B2 JP2525668B2 (ja) 1996-08-21

Family

ID=14191135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1097388A Expired - Fee Related JP2525668B2 (ja) 1989-04-19 1989-04-19 電極取り出し部の構成方法

Country Status (1)

Country Link
JP (1) JP2525668B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729056A (en) * 1995-12-15 1998-03-17 Vanguard International Semiconductor Corporation Low cycle time CMOS process
US5736750A (en) * 1993-01-18 1998-04-07 Semiconductor Energy Laboratory Co., Ltd. MIS semiconductor device and method of fabricating the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736750A (en) * 1993-01-18 1998-04-07 Semiconductor Energy Laboratory Co., Ltd. MIS semiconductor device and method of fabricating the same
US5891766A (en) * 1993-01-18 1999-04-06 Semiconductor Energy Laboratory Co., Ltd. MIS semiconductor device and method of fabricating the same
US6114728A (en) * 1993-01-18 2000-09-05 Semiconductor Energy Laboratory Co., Ltd. MIS semiconductor device having a tapered top gate and a capacitor with metal oxide dielectric material
US6417543B1 (en) 1993-01-18 2002-07-09 Semiconductor Energy Laboratory Co., Ltd. MIS semiconductor device with sloped gate, source, and drain regions
US6984551B2 (en) 1993-01-18 2006-01-10 Semiconductor Energy Laboratory Co., Ltd. MIS semiconductor device and method of fabricating the same
US7351624B2 (en) 1993-01-18 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. MIS semiconductor device and method of fabricating the same
US5729056A (en) * 1995-12-15 1998-03-17 Vanguard International Semiconductor Corporation Low cycle time CMOS process

Also Published As

Publication number Publication date
JP2525668B2 (ja) 1996-08-21

Similar Documents

Publication Publication Date Title
US5243220A (en) Semiconductor device having miniaturized contact electrode and wiring structure
JP3051454B2 (ja) 低漏洩非ヒューズ、その組立方法及び非ヒューズ材料
JP2012151492A (ja) 半導体装置の作製方法
KR20010072659A (ko) 반도체 부품 제조 방법
US5128745A (en) Semiconductor device with thin film resistor
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
US5913126A (en) Methods of forming capacitors including expanded contact holes
US6794702B2 (en) Semiconductor device and fabrication method thereof
JPH02277230A (ja) 電極取り出し部の構成方法
JP3163761B2 (ja) 集積回路装置
KR20040007155A (ko) Mim 구조의 커패시터 제조방법
CN109755386B (zh) 电容器、半导体器件及其制造方法
JPH08236726A (ja) 重なる導電体の間での短絡をなくすための方法および構造
EP0228183A2 (en) Method for manufacturing semiconductor device
JPS59104143A (ja) 配線の形成方法
JPH11135629A (ja) 半導体デバイスの配線構造並びにその形成方法
JPS6230494B2 (ja)
JPH0927548A (ja) アンチヒューズ素子およびその製造方法
JPH0786209A (ja) 半導体装置の製造方法
KR100328819B1 (ko) 반도체장치의배선형성방법
JPH04155823A (ja) 半導体装置およびその製造方法
KR100236913B1 (ko) 반도체소자의 제조방법
JPH05166941A (ja) 半導体セルフアライン・コンタクト構造および製造方法
JPH08316322A (ja) アンチヒューズ素子およびその製造方法
JPS6125217B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees