JPH02281368A - 制御装置の故障検出機構 - Google Patents
制御装置の故障検出機構Info
- Publication number
- JPH02281368A JPH02281368A JP1104142A JP10414289A JPH02281368A JP H02281368 A JPH02281368 A JP H02281368A JP 1104142 A JP1104142 A JP 1104142A JP 10414289 A JP10414289 A JP 10414289A JP H02281368 A JPH02281368 A JP H02281368A
- Authority
- JP
- Japan
- Prior art keywords
- message
- card
- failure
- control unit
- normal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は特に制御ユニットを複数個もつマルチプロセ
ッサ方式のプログラマプル制御装置の故障検出機構に関
するものである。
ッサ方式のプログラマプル制御装置の故障検出機構に関
するものである。
第４図は、例えばｒｂｉｔ Ｊ Ｐ１９〜Ｐ３４に掲載
された「フォールトトレラントデザインの概要」（共立
出版社、１９８７年９月発光）に示された従来のマルチ
プロセッサ方式のプログラマプル制。
された「フォールトトレラントデザインの概要」（共立
出版社、１９８７年９月発光）に示された従来のマルチ
プロセッサ方式のプログラマプル制。
調装置の故障カード検出機構を示す図であり、図におい
て（１−１）〜（１−Ｎ）は演算制御部、（４）はシス
テムバスである。第５図は第４図の演算制御部（１−Ｎ
）を詳細説明したもので、（８−Ｎ）は他の演算制御部
にメツセージを送るメツセージ送信部、（９−Ｎ）は他
の演算制御部からメツセージを受けるメツセージ受信部
、（１０−Ｎ）は自カード重故障メツセージ管理部、（
１１−Ｎ）は自カード正常メツセージ管理部、（１２−
Ｎ）は他カード正常メツセージ管理部、（１３−Ｎ）は
故障カードテーブル、（１４−Ｎ）は他カード重故障メ
ツセージ管理部である。
て（１−１）〜（１−Ｎ）は演算制御部、（４）はシス
テムバスである。第５図は第４図の演算制御部（１−Ｎ
）を詳細説明したもので、（８−Ｎ）は他の演算制御部
にメツセージを送るメツセージ送信部、（９−Ｎ）は他
の演算制御部からメツセージを受けるメツセージ受信部
、（１０−Ｎ）は自カード重故障メツセージ管理部、（
１１−Ｎ）は自カード正常メツセージ管理部、（１２−
Ｎ）は他カード正常メツセージ管理部、（１３−Ｎ）は
故障カードテーブル、（１４−Ｎ）は他カード重故障メ
ツセージ管理部である。
また、第６図は故障カードテーブル（１３−Ｎ）の構成
例であり、（２Ｇ−１）〜（２Ｇ−Ｎ）が各演算Ｍ１Ｂ
部（１−１） 〜（１−Ｎ） ｆ）各＃カ重故障になっ
たことを示す重故障フラグであり、演算制御部が重故障
になれば該当する重故障フラグがセントされる。
例であり、（２Ｇ−１）〜（２Ｇ−Ｎ）が各演算Ｍ１Ｂ
部（１−１） 〜（１−Ｎ） ｆ）各＃カ重故障になっ
たことを示す重故障フラグであり、演算制御部が重故障
になれば該当する重故障フラグがセントされる。
尚、本発明でいう重故障とは例えばメモリパリティ−エ
ラー等のハードウェアの継続実行が不可能な故障をさす
が、−船釣に継続実行可能な軽故障やリフトウェアの不
具合による故障であっても同様の動作が得られる。
ラー等のハードウェアの継続実行が不可能な故障をさす
が、−船釣に継続実行可能な軽故障やリフトウェアの不
具合による故障であっても同様の動作が得られる。
次に動作について説明する。演算制御部（１−１）〜（
１−Ｎ）の各々は通常、プログラムを実行しながら自カ
ードに故障がなく正常に稼動していることを他カードに
知らせるため自カード正常メツセージを出力する。すな
わち全演算制御部（１−Ｎ）に着目した場合、この演算
制御部（１−Ｎ）では自カード正常メツセージ管理部（
１１−Ｎ）においである一定周期にて他の各演算制御部
に対しメツセージ送信部（８−Ｎ）を経由して自カード
正常メツセージを順次送出する。この信号関係を第８図
のタイミングｌに示す、この自カード正常メツセージを
送信先演算制御部（例えば演算制御部（１−１）は自カ
ードのメツセージ受信部（９−１）にて受信し、他カー
ド正常メツセージ管理部（１２−１）に送る。他カード
正常メツセージ管理部（１２−１）では、そのメツセー
ジ受信を記録する。そうして、ある一定時間以内に同一
演算′／Ｎｍ部（この場合演算制御部（１−Ｎ）からの
自カード正常メツセージが届かない場合該当演算制御部
を重故障と判断し例えば第６図に示される様な故障カー
ドテーブル（１３−１）の該当演算制御部に相当するデ
ータ（この場合重故障フラグ（２０−Ｎ）をセットする
。さらに、従来の方法では、演算制御部（例えば演算制
御部（１−Ｎ））自身が自カード重故障を検出した場合
、自カード重故障メツセージ管理部（１Ｇ−Ｎ）はメツ
セージ送信部（８−Ｎ）を経由して他の演算制御部（こ
の場合演算制御部（１−１）〜（１−（Ｎ−１）））に
対して自カード重故障メツセージを出力する。
１−Ｎ）の各々は通常、プログラムを実行しながら自カ
ードに故障がなく正常に稼動していることを他カードに
知らせるため自カード正常メツセージを出力する。すな
わち全演算制御部（１−Ｎ）に着目した場合、この演算
制御部（１−Ｎ）では自カード正常メツセージ管理部（
１１−Ｎ）においである一定周期にて他の各演算制御部
に対しメツセージ送信部（８−Ｎ）を経由して自カード
正常メツセージを順次送出する。この信号関係を第８図
のタイミングｌに示す、この自カード正常メツセージを
送信先演算制御部（例えば演算制御部（１−１）は自カ
ードのメツセージ受信部（９−１）にて受信し、他カー
ド正常メツセージ管理部（１２−１）に送る。他カード
正常メツセージ管理部（１２−１）では、そのメツセー
ジ受信を記録する。そうして、ある一定時間以内に同一
演算′／Ｎｍ部（この場合演算制御部（１−Ｎ）からの
自カード正常メツセージが届かない場合該当演算制御部
を重故障と判断し例えば第６図に示される様な故障カー
ドテーブル（１３−１）の該当演算制御部に相当するデ
ータ（この場合重故障フラグ（２０−Ｎ）をセットする
。さらに、従来の方法では、演算制御部（例えば演算制
御部（１−Ｎ））自身が自カード重故障を検出した場合
、自カード重故障メツセージ管理部（１Ｇ−Ｎ）はメツ
セージ送信部（８−Ｎ）を経由して他の演算制御部（こ
の場合演算制御部（１−１）〜（１−（Ｎ−１）））に
対して自カード重故障メツセージを出力する。
そうして、このメツセージを受けた演算制御部（例えば
演算制御部（１−１））はメツセージ受信部（８−１）
を経由して他カード重故障メツセージ管理部（１０−Ｎ
）にメツセージを渡し、故障カードテーブル（１３−１
）の該当演算制御部に相当するデータ（この場合重故障
フラグ（２０−Ｎ））をセットする。この故障カードテ
ーブル（１３−１）は、演算制御部（１＝ １＞が他の
演算制御部にメン七−ジにて要求を送る時に参照され、
例えば前記のように相手の演算制御部（例えば演算制御
部（１−Ｎ））が故障状態であれば演算制御部（１＝Ｎ
）に対するメツセージ出力は行なわれない。
演算制御部（１−１））はメツセージ受信部（８−１）
を経由して他カード重故障メツセージ管理部（１０−Ｎ
）にメツセージを渡し、故障カードテーブル（１３−１
）の該当演算制御部に相当するデータ（この場合重故障
フラグ（２０−Ｎ））をセットする。この故障カードテ
ーブル（１３−１）は、演算制御部（１＝ １＞が他の
演算制御部にメン七−ジにて要求を送る時に参照され、
例えば前記のように相手の演算制御部（例えば演算制御
部（１−Ｎ））が故障状態であれば演算制御部（１＝Ｎ
）に対するメツセージ出力は行なわれない。
従来のマルチプロセッサシステムの故障カード検出機構
は以上の様に構成されているので、自刃−ド正常メツセ
ージをお互いに監視することにより故障カードを検出す
る場合、ある演算制御部の故障発生を他の演算制御部が
認識する迄に時間がかかり、故障処理が遅れると・いう
問題点があり、自カード重故障メツセージにより正常演
算制御部が故障カードを！！識する場合、該当する重故
障の演算制御部がその重故障メツセージを出力できない
故障状態の時、結局は前記の自カード正常メツセージに
よる方法で故障カードを検出しなければならず前記と同
様の課題があった。
は以上の様に構成されているので、自刃−ド正常メツセ
ージをお互いに監視することにより故障カードを検出す
る場合、ある演算制御部の故障発生を他の演算制御部が
認識する迄に時間がかかり、故障処理が遅れると・いう
問題点があり、自カード重故障メツセージにより正常演
算制御部が故障カードを！！識する場合、該当する重故
障の演算制御部がその重故障メツセージを出力できない
故障状態の時、結局は前記の自カード正常メツセージに
よる方法で故障カードを検出しなければならず前記と同
様の課題があった。
この発明は上記の様な課題を解消するためになされたも
ので、マルチプロセッサシステムで故障カードが発生し
た場合、その故障状態により演算制御部のメツセージ出
力が可能、不可能にかかわらずいち早く他の演算制御部
に故障カードの発生を知らせることにより迅速な故障処
理ができるとともに、耐故障性を向上したシステムを得
ることを目的とする。
ので、マルチプロセッサシステムで故障カードが発生し
た場合、その故障状態により演算制御部のメツセージ出
力が可能、不可能にかかわらずいち早く他の演算制御部
に故障カードの発生を知らせることにより迅速な故障処
理ができるとともに、耐故障性を向上したシステムを得
ることを目的とする。
この発明に係るマルチプロセッサ方式のプログラマプル
制御装置の故障カード検出機構は、演算側′４ｉ部が故
障状態になった時、システムバスに故障信号を出力し、
この故障信号を受けた他の正常な演算制御部が故障カー
ドの発生を検出し、管理部に自カードの正常メツセージ
を送信し、管理部では、この正常メツセージの監視を行
なうことにより故障カードを検出して正常な演算制御部
に故障カードの通知をすることができる様にしたもので
ある。
制御装置の故障カード検出機構は、演算側′４ｉ部が故
障状態になった時、システムバスに故障信号を出力し、
この故障信号を受けた他の正常な演算制御部が故障カー
ドの発生を検出し、管理部に自カードの正常メツセージ
を送信し、管理部では、この正常メツセージの監視を行
なうことにより故障カードを検出して正常な演算制御部
に故障カードの通知をすることができる様にしたもので
ある。
この発明におけるマルチプロセッサ方式のプログラマプ
ル制御装置の故障カード検出機構は、演算制御部が故障
状態になった場合その故障状態でメツセージ出力が可能
、不可能にかかわらず即座にその発生が他の正常な演算
制御部に通知され正常な演算制御部は自カードが正常で
あることを管理部に送り、管理部でその監視することに
より管理部で故障カードが認識でき、正常な各演算制御
部に故障カードの発生を通知することが可能となり、迅
速に故障処理が行なえ耐故障性が向上するという作用が
ある。
ル制御装置の故障カード検出機構は、演算制御部が故障
状態になった場合その故障状態でメツセージ出力が可能
、不可能にかかわらず即座にその発生が他の正常な演算
制御部に通知され正常な演算制御部は自カードが正常で
あることを管理部に送り、管理部でその監視することに
より管理部で故障カードが認識でき、正常な各演算制御
部に故障カードの発生を通知することが可能となり、迅
速に故障処理が行なえ耐故障性が向上するという作用が
ある。
以下、この発明の一実施例を図について説明する。第１
図、第２図、第３図において、（２）はシステムの監視
を行なう管理部、（３）は各演算制御部が重故障状態に
なった時に出力する重故障信号、第１図の演算制御部（
１−Ｎ）を詳細説明した第２図において、（５−Ｎ）は
重故障信号（３）を出力する自カード重故障信号出力部
、（６−Ｎ）は重故障信号（３）を取り込む他カード重
故障信号入力部、（７−Ｎ）は管理部（２）からの故障
カード発生メツセージを受ける重故障カード発生メツセ
ージ管理部、第１図の管理部（２）と詳細説明した第３
図において、０りは重故障信号（３）を受ける重故障信
号人力部、αｅは重故障信号（３）により各演算制御部
（１−１）〜（１−Ｎ）が発行する自カード正常メツセ
ージの受信を監視する正常メツセージ応答監視部、ａη
は管理部（２）が重故障カードを検出した時に各演算制
御部に重故障カードが発生したことを知らせる重故障カ
ード発生メツセージ出力部である。第７図は本発明の実
施例を示すフローチャートである。
図、第２図、第３図において、（２）はシステムの監視
を行なう管理部、（３）は各演算制御部が重故障状態に
なった時に出力する重故障信号、第１図の演算制御部（
１−Ｎ）を詳細説明した第２図において、（５−Ｎ）は
重故障信号（３）を出力する自カード重故障信号出力部
、（６−Ｎ）は重故障信号（３）を取り込む他カード重
故障信号入力部、（７−Ｎ）は管理部（２）からの故障
カード発生メツセージを受ける重故障カード発生メツセ
ージ管理部、第１図の管理部（２）と詳細説明した第３
図において、０りは重故障信号（３）を受ける重故障信
号人力部、αｅは重故障信号（３）により各演算制御部
（１−１）〜（１−Ｎ）が発行する自カード正常メツセ
ージの受信を監視する正常メツセージ応答監視部、ａη
は管理部（２）が重故障カードを検出した時に各演算制
御部に重故障カードが発生したことを知らせる重故障カ
ード発生メツセージ出力部である。第７図は本発明の実
施例を示すフローチャートである。
次に動作について説明する。演算制御部の台数は何台で
もよいが簡単のため２台の場合を考える。
もよいが簡単のため２台の場合を考える。
通常の自カード正常メツセージによる故障カードの検出
は従来技術と同じであるのでここでは省略する。
は従来技術と同じであるのでここでは省略する。
例えば演算制御部（１−１）が重故障となった時、自カ
ード故障信号出力部（５−１）は、重故７障信号（３）
を出力し、演算制御部（１−２）と管理部（２）に重故
障になったことを通知する（第７図５ｔａｐｌ）−重故
障信号（３）を受けた演算制御部（１−２）は他カード
重故障信号入力部（６−２）により重故障信号（３）を
認識しく第７図５ｔｅｐ２）自カード正常メツセージ、
管理部（１１−２）へ管理部（２）に対して自カード正
常メツセージを通知する様に要求する。これにより、自
カード正常メツセージ管理部（１１−２）はメツセージ
送信部（８−２）を介して管理部（２）に自カード正常
メツセージを送る（第７図５ｔｅｐ３）−また管理部（
２）は重故障信号（３）を重故障信号入力部Ｑ９により
認識し、（第７図３ｔｅｐ４）、正常メツセージ応答監
視部ａＳに対し演（資）制御部（１−１）〜（１−２）
からの自カード正常メツセージの応答監視を要求する（
第７図５ｔｅｐ５）ｅ正常メツセージ応答監視部（Ｉｌ
はシステムバス（４）に接続されている演算制御部（１
−１）〜（１−２）からの自カード正常メツセージの応
答監視を行ない（第７図５ｔｅｐ６）応答の返ってこな
かった演算制御部（この例では、演算′Ｍ御鋼部１−１
））を重故障カードとして判断し、（第７図５ｔｅｐ７
）、重故障カード発生メツセージ出力部ａηに対し故障
カード発生を通知する。
ード故障信号出力部（５−１）は、重故７障信号（３）
を出力し、演算制御部（１−２）と管理部（２）に重故
障になったことを通知する（第７図５ｔａｐｌ）−重故
障信号（３）を受けた演算制御部（１−２）は他カード
重故障信号入力部（６−２）により重故障信号（３）を
認識しく第７図５ｔｅｐ２）自カード正常メツセージ、
管理部（１１−２）へ管理部（２）に対して自カード正
常メツセージを通知する様に要求する。これにより、自
カード正常メツセージ管理部（１１−２）はメツセージ
送信部（８−２）を介して管理部（２）に自カード正常
メツセージを送る（第７図５ｔｅｐ３）−また管理部（
２）は重故障信号（３）を重故障信号入力部Ｑ９により
認識し、（第７図３ｔｅｐ４）、正常メツセージ応答監
視部ａＳに対し演（資）制御部（１−１）〜（１−２）
からの自カード正常メツセージの応答監視を要求する（
第７図５ｔｅｐ５）ｅ正常メツセージ応答監視部（Ｉｌ
はシステムバス（４）に接続されている演算制御部（１
−１）〜（１−２）からの自カード正常メツセージの応
答監視を行ない（第７図５ｔｅｐ６）応答の返ってこな
かった演算制御部（この例では、演算′Ｍ御鋼部１−１
））を重故障カードとして判断し、（第７図５ｔｅｐ７
）、重故障カード発生メツセージ出力部ａηに対し故障
カード発生を通知する。
重故障カード発生メツセージ出力部ａηは故障カード発
生を受けて自カード正常メツセージを返した演算１１ｉ
ｆｉ御部（１−２）に対し、演算制御部（１−１）が重
故障になったというメツセージを送る（第７図５ｔｏｐ
８）、このメツセージを受けた演算制御部（１−２）は
メツセージ受信部（９−２）を介して重故障カード発生
メツセージ管理部（７−２）に演算鋼部（１−１）が重
故障になうたことを通知する。この通知を受けて重故障
カード発生メツセージ管理部（７−２）は演算制御部（
ｌ−１）が重故障になったということで故障カードテー
ブル（１３−２）の重故障フラグ（２０−１）をセット
する（第７図５ｔｏｐ９）、前記重故障フラグ（２Ｇ−
１）がセットされている時に演算制御部（１−２）が演
算制御部（１−１）にメツセージ通信を行なおうとした
場合この処理は中止され不必要なメツセージ通信は行な
われない、また、演算制御部（１−２）が演算制御部（
１−１）の予備プロセッサとして登録されている場合は
、演算制御部（１−２）がマスクプロセッサとして稼動
しはじめる。
生を受けて自カード正常メツセージを返した演算１１ｉ
ｆｉ御部（１−２）に対し、演算制御部（１−１）が重
故障になったというメツセージを送る（第７図５ｔｏｐ
８）、このメツセージを受けた演算制御部（１−２）は
メツセージ受信部（９−２）を介して重故障カード発生
メツセージ管理部（７−２）に演算鋼部（１−１）が重
故障になうたことを通知する。この通知を受けて重故障
カード発生メツセージ管理部（７−２）は演算制御部（
ｌ−１）が重故障になったということで故障カードテー
ブル（１３−２）の重故障フラグ（２０−１）をセット
する（第７図５ｔｏｐ９）、前記重故障フラグ（２Ｇ−
１）がセットされている時に演算制御部（１−２）が演
算制御部（１−１）にメツセージ通信を行なおうとした
場合この処理は中止され不必要なメツセージ通信は行な
われない、また、演算制御部（１−２）が演算制御部（
１−１）の予備プロセッサとして登録されている場合は
、演算制御部（１−２）がマスクプロセッサとして稼動
しはじめる。
この発明によれば、第８図に示すようにタイミング１に
示す従来方法は正常メツセージ１から次の正常メツセー
ジ２迄の間（Ｔ、）に故障が発生しても（タイミング２
）正常メツセージ２の時間になる迄その発生を認識する
ことができなかったが、本発明によれ゛ば第８図のタイ
ミング２で発生した故障は、即座に重故障信号により他
の演算ｌｌ１ＩＩ１１部が認識できるため、他の演算制
御部は第８図のタイミング３で自カード正常メツセージ
を管理部に送出できることができ、従来の比、べ１８時
間の故障検出のスピードアップが可能となり、従って、
制御装置としての信頼性向上が期待できる。
示す従来方法は正常メツセージ１から次の正常メツセー
ジ２迄の間（Ｔ、）に故障が発生しても（タイミング２
）正常メツセージ２の時間になる迄その発生を認識する
ことができなかったが、本発明によれ゛ば第８図のタイ
ミング２で発生した故障は、即座に重故障信号により他
の演算ｌｌ１ＩＩ１１部が認識できるため、他の演算制
御部は第８図のタイミング３で自カード正常メツセージ
を管理部に送出できることができ、従来の比、べ１８時
間の故障検出のスピードアップが可能となり、従って、
制御装置としての信頼性向上が期待できる。
また、従来の故障カード検出機構は一定周期にシステム
バスを占有しメツセージ発行を行なうためシステムが正
常であっても演算制御部で実行されるアプリケーション
プログラムのシステムバスの使用効率が低くなるという
問題があったが、本発明では故障発生時にのみシステム
バスを占有するためシステムが正常の場合のアプリケー
ションプログラムのシステムバスの使用効率が向上する
という効果がある。
バスを占有しメツセージ発行を行なうためシステムが正
常であっても演算制御部で実行されるアプリケーション
プログラムのシステムバスの使用効率が低くなるという
問題があったが、本発明では故障発生時にのみシステム
バスを占有するためシステムが正常の場合のアプリケー
ションプログラムのシステムバスの使用効率が向上する
という効果がある。
上記実施例では、管理部を演算制御部と分けた例を示し
たが、演算制御部に管理部の機能をもたせてもよく、又
管理部（２）に演算制御部の機能をもたせてもよい。
たが、演算制御部に管理部の機能をもたせてもよく、又
管理部（２）に演算制御部の機能をもたせてもよい。
また故障カードテーブルを各演算制御部上に持たせたが
、共有メモリを持つシステムにおいては、この共有メモ
リ上に故障カードテーブルを持たせて管理部が重故障フ
ラグのセントをする様にしてもよい。
、共有メモリを持つシステムにおいては、この共有メモ
リ上に故障カードテーブルを持たせて管理部が重故障フ
ラグのセントをする様にしてもよい。
さらに、重故障の演算１１１１部が発生した時、正常な
演算制御部は管理部に対して自カード正常メツセージを
送る様に構成したが、各演算制御部に対して自カード正
常メツセージを送りそれを受けた各演算制御部において
応答のない演算制御部と重故障カードと認識する様に構
成してもよい。
演算制御部は管理部に対して自カード正常メツセージを
送る様に構成したが、各演算制御部に対して自カード正
常メツセージを送りそれを受けた各演算制御部において
応答のない演算制御部と重故障カードと認識する様に構
成してもよい。
又、上記実施例では、カードの故障検出機構について示
したが一枚のカードにおける各単体機能に対する故障検
出に用いてもよい。
したが一枚のカードにおける各単体機能に対する故障検
出に用いてもよい。
以上の様に、この発明によれば演算制御部で故障が発生
した時に故障信号を出力し他の正常な演算ｔｍ部と管理
部に故障を通知し、通知と受けた演算制御部は管理部に
対して自カード正常メツセージを送る様にすることで管
理部にて故障カードを検出することができ、その故障カ
ードを正常な演算制御部に通知する様に構成したので、
各演算制御部では迅速な故障処理が行なえるとともに耐
故障性を向上したシステムが得られるという効果がある
。
した時に故障信号を出力し他の正常な演算ｔｍ部と管理
部に故障を通知し、通知と受けた演算制御部は管理部に
対して自カード正常メツセージを送る様にすることで管
理部にて故障カードを検出することができ、その故障カ
ードを正常な演算制御部に通知する様に構成したので、
各演算制御部では迅速な故障処理が行なえるとともに耐
故障性を向上したシステムが得られるという効果がある
。
第１図のこの発明の一実施例によるエラー検出機構を有
するマルチプロセッサシステムのプログラマプルｍ扉装
置のブロック図、第２図は演算制御部の内部構成を示す
ブロック図、第３図は管理部の内部構成を示すブロック
図、第４図は従来のエラー検出機構を有するマルチプロ
セッサシステムのプログラマプル制御装置のブロック図
、第５図は従来の演算制御部の内部構成を示すブロック
図、第６図は故障カードテーブル（１３−Ｎ）の構成図
、第７図は本発明の実施例を示すフローチャート、第８
図は故障検出のタイミング図である。 （１−１）〜（１−Ｎ）は演算制帽Ｌ（２）は管理部、
（ｊは重故障信号、（５−Ｎ）は自カード重故障信号出
力部、（６−Ｎ）は他カード重故障信号入力部、（７−
Ｎ）は重故障カード発生メツセージ管理部、（８−Ｎ）
はメツセージ送信部、（９Ｎ）はメツセージ受信部、（
１０−Ｎ）は自カード重故障メツセージ管理部、（１１
−Ｎ）は自カード正常メツセージ管理部、（１２−Ｎ）
は他カード正常メツセージ管理部（１３−Ｎ）は故障カ
ードテーブル、（１４−Ｎ）は他カード重故障メツセー
ジ管理部、ａ９は重故障信号入力部、Ｑｌ９は正常メツ
セージ応答監視部、αηは重故障カード発生メツセージ
出力部、Ｑｌはメツセージ送信部、０１はメツセージ受
信部、（至）は重故障フラグである。 なお、図中、同一符号は同一１、または相当部分を示す
。
するマルチプロセッサシステムのプログラマプルｍ扉装
置のブロック図、第２図は演算制御部の内部構成を示す
ブロック図、第３図は管理部の内部構成を示すブロック
図、第４図は従来のエラー検出機構を有するマルチプロ
セッサシステムのプログラマプル制御装置のブロック図
、第５図は従来の演算制御部の内部構成を示すブロック
図、第６図は故障カードテーブル（１３−Ｎ）の構成図
、第７図は本発明の実施例を示すフローチャート、第８
図は故障検出のタイミング図である。 （１−１）〜（１−Ｎ）は演算制帽Ｌ（２）は管理部、
（ｊは重故障信号、（５−Ｎ）は自カード重故障信号出
力部、（６−Ｎ）は他カード重故障信号入力部、（７−
Ｎ）は重故障カード発生メツセージ管理部、（８−Ｎ）
はメツセージ送信部、（９Ｎ）はメツセージ受信部、（
１０−Ｎ）は自カード重故障メツセージ管理部、（１１
−Ｎ）は自カード正常メツセージ管理部、（１２−Ｎ）
は他カード正常メツセージ管理部（１３−Ｎ）は故障カ
ードテーブル、（１４−Ｎ）は他カード重故障メツセー
ジ管理部、ａ９は重故障信号入力部、Ｑｌ９は正常メツ
セージ応答監視部、αηは重故障カード発生メツセージ
出力部、Ｑｌはメツセージ送信部、０１はメツセージ受
信部、（至）は重故障フラグである。 なお、図中、同一符号は同一１、または相当部分を示す
。
Claims (1)
- （１）演算制御部を複数個有し、各演算制御部間でメッ
セージにて会話を行いながら制御プログラムが実行され
るマルチプロセッサ方式のプログラマプル制御装置にあ
って、 前記マルチプロセッサの実行を管理すると共に、前記演
算制御部からの正常メッセージを受信し、正常メッセー
ジの来ない演算制御部を故障演算制御部と認識して、前
記正常演算制御部へ故障演算制御部を通知し、この故障
に対応した処理を行なう管理部と、 前記演算制御部が故障すると、この故障した演算制御部
から出力され、正常な前記演算制御部と前記管理部に入
力される故障信号を発生する故障信号発生手段と、 正常な前記演算制御部が前記故障信号により故障の発生
を認識すると、前記管理部に対し、自演算制御部が正常
であることを認識させる正常メッセージを送出する正常
信号発生手段とを備えたことを特徴とする制御装置の故
障検出機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1104142A JP2633351B2 (ja) | 1989-04-24 | 1989-04-24 | 制御装置の故障検出機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1104142A JP2633351B2 (ja) | 1989-04-24 | 1989-04-24 | 制御装置の故障検出機構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02281368A true JPH02281368A (ja) | 1990-11-19 |
| JP2633351B2 JP2633351B2 (ja) | 1997-07-23 |
Family
ID=14372845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1104142A Expired - Lifetime JP2633351B2 (ja) | 1989-04-24 | 1989-04-24 | 制御装置の故障検出機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2633351B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04367964A (ja) * | 1991-06-14 | 1992-12-21 | Mitsubishi Electric Corp | マルチプロセッサシステム |
| JPH05151186A (ja) * | 1991-11-26 | 1993-06-18 | Mitsubishi Electric Corp | フオルトトレラント方式 |
| JP2012203712A (ja) * | 2011-03-25 | 2012-10-22 | Fuji Xerox Co Ltd | 監視装置及び相互監視システム |
-
1989
- 1989-04-24 JP JP1104142A patent/JP2633351B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04367964A (ja) * | 1991-06-14 | 1992-12-21 | Mitsubishi Electric Corp | マルチプロセッサシステム |
| JPH05151186A (ja) * | 1991-11-26 | 1993-06-18 | Mitsubishi Electric Corp | フオルトトレラント方式 |
| JP2012203712A (ja) * | 2011-03-25 | 2012-10-22 | Fuji Xerox Co Ltd | 監視装置及び相互監視システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2633351B2 (ja) | 1997-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01293450A (ja) | 障害装置特定システム | |
| WO2004004180A1 (en) | Software fault tolerance between nodes | |
| JP6595861B2 (ja) | 情報処理装置、ログ取得方法およびログ取得プログラム | |
| JP3547215B2 (ja) | 伝送障害処理装置 | |
| JP2633351B2 (ja) | 制御装置の故障検出機構 | |
| JPH01217666A (ja) | マルチプロセッサシステムの障害検出方式 | |
| JPH0934852A (ja) | クラスタシステム | |
| JP7639996B1 (ja) | マルチプロセッサ装置 | |
| JP2814313B2 (ja) | 同報通信異常時の伝送路切り換え方式 | |
| US20250039583A1 (en) | Optical transmission device, service device, and service transmission method and system | |
| JP2006285845A (ja) | 耐障害性を有する情報通信システムおよび耐障害性を有する情報通信装置 | |
| JPH11250026A (ja) | 並列マルチプロセッサシステムの障害リカバリ方法及び方式 | |
| JPH06290126A (ja) | 計算機システム障害監視方式 | |
| JPH0369227A (ja) | ノード障害判定方式 | |
| KR0174406B1 (ko) | 비동기전달모드 전전자 교환기의 경보취합장치 및 그 운용방법 | |
| JP2699900B2 (ja) | 障害情報収集装置 | |
| JPS62174838A (ja) | マルチプロセサ・システムに於けるプロセサ障害検出方法 | |
| JPS634366A (ja) | 複合計算機の相互監視装置 | |
| KR930007469B1 (ko) | 프로세서 정합 운용시 장애진단 및 복구방법 | |
| JPH11331194A (ja) | 監視装置および監視システム | |
| JPS62175044A (ja) | 二重化ル−プ状伝送路 | |
| KR100305870B1 (ko) | 공통버스 구조에서의 버스 감시기 | |
| KR940002271B1 (ko) | 전후단 분리 구조 시스템의 장애 자동 감시 방법 | |
| JP2010288213A (ja) | ノード装置および情報処理装置 | |
| JPH0247947A (ja) | 共通バス障害プロセッサ検出方式 |