JPH02282810A - 電力制御用集積回路 - Google Patents

電力制御用集積回路

Info

Publication number
JPH02282810A
JPH02282810A JP10620389A JP10620389A JPH02282810A JP H02282810 A JPH02282810 A JP H02282810A JP 10620389 A JP10620389 A JP 10620389A JP 10620389 A JP10620389 A JP 10620389A JP H02282810 A JPH02282810 A JP H02282810A
Authority
JP
Japan
Prior art keywords
signal
self
gate
control
diagnosis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10620389A
Other languages
English (en)
Inventor
Ryuichi Saijo
西城 隆一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10620389A priority Critical patent/JPH02282810A/ja
Publication of JPH02282810A publication Critical patent/JPH02282810A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電力制御用集積回路に関する。
〔従来の技術〕
電力制御用集積回路は、・大電力負荷を制御する場合は
、内蔵する出力トランジスタの電流容量に制限があるの
で、互に並列接続して共通負荷に負荷電流を供給してい
る。
第4図は従来の電力制御用集積路の一例の回路図である
電力制御用集積回路27は、制御入力信号Slを入力す
る入力信号処理部7.制御部8.パワーMOSFET2
.過電流検出部3.自己診断信号出力部10を内蔵して
いる。
負荷電流iLは、制御入力信号Slが入力信号処理部7
に入り制御部8の制御信号S0がゲートGに印加される
ことによって制御される。
負荷の容量が大小多種類ある場合には、集積回路として
はパワーMOSFET2の電流容量を変更した多種類の
製品27.〜27.を用意する。
第5図は第4図の電力制御用集積回路を21v1並列接
続して共通負荷を制御する回路図である。
並列制御応用回路は、二ヶの電力制御用集積回路27,
27.を並列接続し、直流電源15からの出力電流IL
+  iLaを重ねて共通の負荷16に供給している。
二つの集積回路27,27.の制御入力信号S l +
 S 1m及び自己診断信号出力S、、S、、は、外部
に対して1対の外部制御入力信号S!及び自己診断出力
信号Soとにまとめる必要があり、そのために並列制御
付加部30を設けている。
すなわち、制御信号入力端子31,31.のそれぞれに
ANDゲート34.35の出力端を接続し、互に相手の
自己診断出力信号S。6.SoをこのANDゲート31
,31.の一方に入力し、他方の入力端に外部から制御
入力信号S+を入力する。
さらに、自己診断信号出力端子32,32.にANDゲ
ート36のそれぞれの入力端を接続して自己診断信号出
力端38から外部に自己診断信号Soを出力する。
このように集積回路27,27.を並列動作させようと
する時は、外部に付加回路30を接続する。
〔発明が解決しようとする課題〕
上述した従来の電力制御用集積回路には、次の二つの欠
点があった。
(1)負荷の大小に応じて、多種類の電流容量の製品を
用意しなければならない。
(2)並列動作させる場合、異常動作に対して並列接続
された全ての集積回路の動作を同期して制限できないの
で、外部に特別な回路を付加しなければならない。
本発明の目的は、一種類でかつ特別の付加回路を要しな
い電力制御用集積回路を提供することにある。
〔課題を解決するための手段〕
本発明の電力制御用集積回路は、負荷電流を供給する出
力用MOSFETと過電流検出部との直列回路を有し、
正常時には入力信号が制御部を介して前記出力用MOS
FETのゲートに制御電圧を印加して前記負荷電流を制
御し、また前記負荷電流の異常時には前記過電流検出部
が前記制御部を介して前記ゲートに遮断信号供給して前
記負荷電流を遮断しかつ自己診断信号を出力する診断出
力端子を有する自己診断信号出力部を含む電力制御用集
積回路において、前記異常時には前記自己診断信号を入
力し前記ゲートに他の遮断信号を供給する診断フィード
バック部を設けて構成されている。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の第1の実施例の回路とその基本応用の
回路図である。
電力制御用集積回路14は、第4図の制御部8とパワー
MOSFET2のゲートGとの間に自己診断出力信号S
0を入力する診断フィードバック部17を設けたことが
異る意思外は、従来の電力制御用集積回路27と同一で
ある。
診断フィードバック部17は、自己診断信号Soを入力
して反転信号SNを出力するインバータ12と、一方の
入力端に反転信号SNを人力し他方の入力端に制御信号
S。を入力するNORゲート9を有している。
電力制御用集積回路14を一個使用する場合は、負荷1
6.直流電源15をそれぞれ出力端子4、電源端子1に
接続し、信号入力端子5に制御入力信号Stを入力する
ことにより、負荷電流iを制御する。
正常動作時は、自己診断部10の自己診断出力用のMO
SFETIIがオフ状態なので自己診断信号出力端子6
の自己診断信号Soはハイレベルにある。
また出力端子6の信号Soは同時に診断フィードバック
部17のインバータゲート12を通してNORゲート9
にロウレベルの反転信号SNを与えるので、パワーMO
SFET2のゲートGには制御部8の制御信号S。が常
に印加される。
今、負荷回路16の異常により、負荷電流iが過電流に
なると、制御部8からハイレベル信号S++が自己診断
出力用のMOSFETI 1に印加されるため、自己診
断出力信号S。はロウレベルとなる。
この出力信号S。は同時に診断フィードバック部17の
インバータゲート12により検出され、NORゲート9
にハイレベルを印加するため、パワーMOSFET2の
ゲートGは確実にロウレベルとなり、負荷電流iは遮断
される。
第2図は第1図の電力制御用集積回路を2個並列接続し
て共通負荷を制御する回路図である。
二つの集積回路の対応する端子を各々並列接続し、直流
電源15.負荷16をそれぞれ電源端子1.1.及び出
力端子4,4aに接続する。
電力の制御は、互いに接続された信号入力端子5.5.
に制御入力信号SIを印加することにより行なう。
今、第2の集積回路14.に負荷電流11が過電流にな
ると、第2の集積回路14.は前述の動作によって出力
電力を制限する。
同時に自己診断出力端子6aの自己診断信号S oaは
ロウレベルとなり、この端子に接続された第1の集積回
路14の自己診断出力端子6もロウレベルとなる。
端子6の信号は第1の集積回路14の自己診断信号So
に相当するので、インバータゲート12により検出され
、反転信号SNはNORゲー1−9の入力にハイレベル
の信号を与え、ゲートGに供給する出力をロウレベルに
固定する。
以上の動作により、第1の集積回路14もオフ状態とな
る。
同様に、並列接続数3多くしても、−ケ所の過電流によ
り全ての電力制御用集積回路の負荷電流を同期して遮断
できる効果がある。
従って、単一の種類のみで、特に付加回路を設けること
なく、複数の集積回路の並列接続回路を構成して大電力
の負荷の制御が行える。
第3図は本発明の第2の実施例の回路図である。
本実施例の電力制御用集積回路は、第1図のMOSFE
TI 1の代りにn p n )ランジスタ21を用い
、過電流検出部3企パワーMOSFET2.と高圧電源
端子4との間に挿入している。
本回路は負荷回路の電源と自己診断出力部10aの電源
とを分離して使うことができるため、特に高圧の負荷回
路を高耐圧のパワーMOSFET28により電力制御す
ることができる利点がある。
〔発明の効果〕
以上説明したように本発明は、外部に特別な付加回路を
接続することなく、任意数の並列接続による電力制御を
行なうことができ、かつ負荷異常電流に対しても並列接
続された集積回路が同期して負荷電力を制限することが
可能となるので、負荷の大小に対して多種類の集積回路
を用意することなく、1種類の集積回路を準備すればよ
いという効果がある。
本応用の回路図、第2図は第1図の電力制御用集積回路
を2個並列接続して共通負荷を制御する回路図、第3図
は本発明の第2の実施例の回路図、第4図は従来の電力
制御用集積回路の一例の回路図、第5図は第4図の電力
制御用集積回路を2個並列接続して共通負荷を制御する
回路図である。
2.2.−・・パワーMOSFET、3・・・過電流検
出部、6,6.・・・自己診断信号出力端子、9・・・
NORゲート、10,10.・・・自己診断出力部、1
2・・・インバータ、14,14.・・・電力制御部用
集積回路、16・・・負荷、17・・・診断フィードバ
ック部、So・・・自己診断信号。
代理人 弁理士  内 原  昔
【図面の簡単な説明】
第1図は本発明の第1の実施例の回路とその基半 図 第 圏

Claims (1)

    【特許請求の範囲】
  1. 負荷電流を供給する出力用MOSFETと過電流検出部
    との直列回路を有し、正常時には入力信号が制御部を介
    して前記出力用MOSFETのゲートに制御電圧を印加
    して前記負荷電流を制御し、また前記負荷電流の異常時
    には前記過電流検出部が前記制御部を介して前記ゲート
    に遮断信号供給して前記負荷電流を遮断しかつ自己診断
    信号を出力する診断出力端子を有する自己診断信号出力
    部を含む電力制御用集積回路において、前記異常時には
    前記自己診断信号を入力し前記ゲートに他の遮断信号を
    供給する診断フィードバック部を設けたことを特徴とす
    る電力制御用集積回路。
JP10620389A 1989-04-25 1989-04-25 電力制御用集積回路 Pending JPH02282810A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10620389A JPH02282810A (ja) 1989-04-25 1989-04-25 電力制御用集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10620389A JPH02282810A (ja) 1989-04-25 1989-04-25 電力制御用集積回路

Publications (1)

Publication Number Publication Date
JPH02282810A true JPH02282810A (ja) 1990-11-20

Family

ID=14427607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10620389A Pending JPH02282810A (ja) 1989-04-25 1989-04-25 電力制御用集積回路

Country Status (1)

Country Link
JP (1) JPH02282810A (ja)

Similar Documents

Publication Publication Date Title
JP2751387B2 (ja) Ecl回路の入力回路
JP2677730B2 (ja) 電流出力回路
JPS63234706A (ja) 電力増幅回路
JPH0624787Y2 (ja) 切替回路
JP2557866Y2 (ja) 信号切換回路
JP2500100Y2 (ja) 出力デ―タ制御回路
JPH0324609A (ja) I/o用バッファic
JPH03279882A (ja) 半導体集積回路
JPH0710421Y2 (ja) 出力デ−タ制御回路
JPS6041321A (ja) 入力回路
JPS6321198Y2 (ja)
JPS61156918A (ja) 半導体集積装置
JPH0218821A (ja) スイッチ入力回路
JPH025613A (ja) スリーステート出力回路
JPH04131842U (ja) リレー回路
JPS62280664A (ja) 半導体集積回路
JPH03185756A (ja) 半導体集積回路装置
JPH0533831B2 (ja)
JPS5967707A (ja) 信号処理回路
JPH02224010A (ja) 双方向マトリクス入力装置
JPS6038054B2 (ja) 排他的論理和回路
JPH0571926U (ja) 共通インタフェース回路
JPH01308064A (ja) 集積回路
JPS62290211A (ja) 半導体集積回路
JPH04368478A (ja) インバータ制御装置