JPS62290211A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS62290211A JPS62290211A JP61134629A JP13462986A JPS62290211A JP S62290211 A JPS62290211 A JP S62290211A JP 61134629 A JP61134629 A JP 61134629A JP 13462986 A JP13462986 A JP 13462986A JP S62290211 A JPS62290211 A JP S62290211A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- integrated circuit
- control
- inputted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000007634 remodeling Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は、半導体集積回路に関し、特に入力バッファ回
路に関する。
路に関する。
従来、この種の入力バッファ回路は、外部集積回路との
インターフェースをとる為に外部集積回路の種類に工つ
て所望のトランジスタサイズで設計し使用していた。
インターフェースをとる為に外部集積回路の種類に工つ
て所望のトランジスタサイズで設計し使用していた。
上述した従来の入力バッファ回路は、外部集積回路の種
類に工ってトランジスタサイズを変更ｆる必要があるの
で、一度外部集積回路の種類を決めて、入力バッファ回
路を設計し、集積回路上杵ってしまうと、外部集積回路
の種類が変更になり友場合、もう−変人カバッファ回路
を設計し直して、集積回路を作り負さなけ几ばならない
という欠点がある。
類に工ってトランジスタサイズを変更ｆる必要があるの
で、一度外部集積回路の種類を決めて、入力バッファ回
路を設計し、集積回路上杵ってしまうと、外部集積回路
の種類が変更になり友場合、もう−変人カバッファ回路
を設計し直して、集積回路を作り負さなけ几ばならない
という欠点がある。
本発明の半導体集積回路は、第１４［型Ｍ凸Ｓトランジ
スタと第２導寛型ＭＯＳ）う／ジスタの直接接続からな
るインバータ回路とそのインバータ回路の出力とドレイ
ン端子が接続さｎた少なくも１つの竹刀口４電型ＭＯＳ
トランジスタを有し、且つ該インバータ回路の入力端子
とその付加導電５ＭＯＳ）ランジスタのゲート入力端子
との接続を制御する制御回路を有している。
スタと第２導寛型ＭＯＳ）う／ジスタの直接接続からな
るインバータ回路とそのインバータ回路の出力とドレイ
ン端子が接続さｎた少なくも１つの竹刀口４電型ＭＯＳ
トランジスタを有し、且つ該インバータ回路の入力端子
とその付加導電５ＭＯＳ）ランジスタのゲート入力端子
との接続を制御する制御回路を有している。
〔実施例〕 −
次に本発明について図面を参照して説明する。
第１図は、本発明の一実施例の回路図である。
トランジスタ１・３・５ＨＰチヤンネルトラ／ジスタ、
トランジスタ２・４・６ｆｌＮチヤンネルトランジスタ
で、トランジスタ３がトランジスタｌのトランジスタサ
イズを変更する為の付加Ｐチャンネルトランジスタ、ト
ランジスタ４がトランジスタ２のトランジスタサイズ全
変更する為の付方ΩＮチャンネルトランジスタ、トラン
ジスタ５・６が、トランジスタサイズの変更を制御する
制御回路全形成している。また、制御端子Ａは、制御回
路を所望の状態に設定する為の入力端子でおる。
トランジスタ２・４・６ｆｌＮチヤンネルトランジスタ
で、トランジスタ３がトランジスタｌのトランジスタサ
イズを変更する為の付加Ｐチャンネルトランジスタ、ト
ランジスタ４がトランジスタ２のトランジスタサイズ全
変更する為の付方ΩＮチャンネルトランジスタ、トラン
ジスタ５・６が、トランジスタサイズの変更を制御する
制御回路全形成している。また、制御端子Ａは、制御回
路を所望の状態に設定する為の入力端子でおる。
制御端子Ａにローレベル信号を入力すると、トランジス
タ５がオン状態、トランジスタ６がオフ状態で、トラン
ジスタ１，２．３のゲート端子に入力端子工の信号が共
通に入力さｎることになり、Ｐチャンネルトランジスタ
のサイズがトランジスタ１にトランジスタ３が付加さｎ
た大きさになる。
タ５がオン状態、トランジスタ６がオフ状態で、トラン
ジスタ１，２．３のゲート端子に入力端子工の信号が共
通に入力さｎることになり、Ｐチャンネルトランジスタ
のサイズがトランジスタ１にトランジスタ３が付加さｎ
た大きさになる。
ま之、同様に制御端子Ａにハイレベル信号を入力すると
、トランジスタ５がオフ状態、トランジスタ６がオン状
態で、トランジスタト２・４のゲート端子に入力端子工
の信号が共通に入力さｎることになり、Ｎチャンネルト
ランジスタのサイズがトランジスタ２にトランジスタ４
が付加さｎ丸太きさになる。また、第１図では、付加ト
ランジスタがＰチャンネルトランジスタ１つ、Ｎチャン
ネルトランジスタ１つとなっているけｎども、Ｐチャン
ネルトランジスタのみ、あるいはＮチャンネルトランジ
スタのみでも工いし、Ｐチャンネル・Ｎチャンネルトラ
ンジスタがそｎぞｎ複数個であっても工い。但し、その
場合、付加トランジスタを第１図で説明したと同様に制
御する制（２）回路が複数個必要となる。さらに、第２
図の工うに制御端子全複数とする場合も考えら扛る。第
２図ではトランジスタの横取は、第１図の説明と同様で
。
、トランジスタ５がオフ状態、トランジスタ６がオン状
態で、トランジスタト２・４のゲート端子に入力端子工
の信号が共通に入力さｎることになり、Ｎチャンネルト
ランジスタのサイズがトランジスタ２にトランジスタ４
が付加さｎ丸太きさになる。また、第１図では、付加ト
ランジスタがＰチャンネルトランジスタ１つ、Ｎチャン
ネルトランジスタ１つとなっているけｎども、Ｐチャン
ネルトランジスタのみ、あるいはＮチャンネルトランジ
スタのみでも工いし、Ｐチャンネル・Ｎチャンネルトラ
ンジスタがそｎぞｎ複数個であっても工い。但し、その
場合、付加トランジスタを第１図で説明したと同様に制
御する制（２）回路が複数個必要となる。さらに、第２
図の工うに制御端子全複数とする場合も考えら扛る。第
２図ではトランジスタの横取は、第１図の説明と同様で
。
制御用トランジスタ５のゲート端子に制御端子Ａ。
トランジスタ６に制御端子Ｂが入力さ扛ている。
この工うにすると、制御端子Ａにノーイレベル信号、制
御端子Ｂにローレベル信号を人力したとき。
御端子Ｂにローレベル信号を人力したとき。
トランジスタ５・６にオフ状態となり、トランジスタ１
・２にサイズ変更なしとなる。また、制御端子Ａにロー
レベル信号、制御端子ＢＫ／・イレペル信号を入力し友
とき、トランジスタ５・６はオン状態となり、Ｐチャン
ネルトランジスタのサイズは、トランジスタ１にトラン
ジスタ４奮付力口し友サイズ、Ｎチャンネルトランジス
タのサイズにトランジスタ２にトランジスタ４奮付加し
友サイズとなる０さらに、制御端子Ａ−Ｂに同レベル信
号が入力さｎた時には、第１図で説明し九と同様な動作
となる。
・２にサイズ変更なしとなる。また、制御端子Ａにロー
レベル信号、制御端子ＢＫ／・イレペル信号を入力し友
とき、トランジスタ５・６はオン状態となり、Ｐチャン
ネルトランジスタのサイズは、トランジスタ１にトラン
ジスタ４奮付力口し友サイズ、Ｎチャンネルトランジス
タのサイズにトランジスタ２にトランジスタ４奮付加し
友サイズとなる０さらに、制御端子Ａ−Ｂに同レベル信
号が入力さｎた時には、第１図で説明し九と同様な動作
となる。
以上説明した工うに本発明は、外ｉ ｉｌ制御ピンに所
定の信号を人力することに・エフ、入力バッファ回路の
トランジスタサイズ七制御することができるので、外部
集積口路の樵類が変更になっても、そｎに合わせ入力バ
ッファ回路のトランジスタサイズを変更した集積回路を
作り直す必蚊がなくなる効果がある。
定の信号を人力することに・エフ、入力バッファ回路の
トランジスタサイズ七制御することができるので、外部
集積口路の樵類が変更になっても、そｎに合わせ入力バ
ッファ回路のトランジスタサイズを変更した集積回路を
作り直す必蚊がなくなる効果がある。
第１図は本発明の半導体集積回路の実施例の回路図、第
２図は本発明の半導体集積回路の実施例の回路図、第３
図は従来の半導体集積回路の回路図である。 Ａ＠Ｂ・・・・・・制御端子、 １−１０１・２０１
・・・・・・インバータ全形成するＰチャンネルトラン
ジスタ、２・１０２−２０２・・・・・・インバータ全
形成するＮチャンネルトランジスタ、３・１０３・・・
・・・付方ｒＪＰチャンネルトラ／ジスタ、４・１０４
・・・・・・付刃ＯＮチャンネルトランジスタ５＠１０
５・・・・・・制御回路全形成するＰチャンネルトラン
ジスタ、６・１０６・・・・・・制御回路を形成するＮ
チャンネルトランジスタ、■・・・・・・入力端子、０
・・・・・・出力。
２図は本発明の半導体集積回路の実施例の回路図、第３
図は従来の半導体集積回路の回路図である。 Ａ＠Ｂ・・・・・・制御端子、 １−１０１・２０１
・・・・・・インバータ全形成するＰチャンネルトラン
ジスタ、２・１０２−２０２・・・・・・インバータ全
形成するＮチャンネルトランジスタ、３・１０３・・・
・・・付方ｒＪＰチャンネルトラ／ジスタ、４・１０４
・・・・・・付刃ＯＮチャンネルトランジスタ５＠１０
５・・・・・・制御回路全形成するＰチャンネルトラン
ジスタ、６・１０６・・・・・・制御回路を形成するＮ
チャンネルトランジスタ、■・・・・・・入力端子、０
・・・・・・出力。
Claims (1)
- 第１導電型ＭＯＳトランジスタと第２導電型ＭＯＳトラ
ンジスタの直列接続からなるインバータ回路と該インバ
ータ回路の出力とドレイン端子が接続された少なくとも
１つの付加導電型ＭＯＳトランジスタを有し、且つ該イ
ンバータ回路の入力端子と該付加導電型ＭＯＳトランジ
スタのゲート入力端子との接続を制御する制御回路を有
して構成されることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61134629A JPS62290211A (ja) | 1986-06-09 | 1986-06-09 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61134629A JPS62290211A (ja) | 1986-06-09 | 1986-06-09 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62290211A true JPS62290211A (ja) | 1987-12-17 |
Family
ID=15132839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61134629A Pending JPS62290211A (ja) | 1986-06-09 | 1986-06-09 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62290211A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02147875A (ja) * | 1988-11-29 | 1990-06-06 | Mitsubishi Electric Corp | 半導体集積回路 |
-
1986
- 1986-06-09 JP JP61134629A patent/JPS62290211A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02147875A (ja) * | 1988-11-29 | 1990-06-06 | Mitsubishi Electric Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697107A (en) | Four-state I/O control circuit | |
| JPS62290211A (ja) | 半導体集積回路 | |
| JPH0355913A (ja) | 出力バッファ回路 | |
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| KR890002664B1 (ko) | 패리티 검출회로 | |
| JPH02283123A (ja) | 半導体装置 | |
| JPH02101819A (ja) | ディジタル比較器 | |
| JPH03207118A (ja) | 半導体集積回路 | |
| JPS63114319A (ja) | 出力回路 | |
| JPS62266645A (ja) | シリアルインタ−フエ−ス回路 | |
| JPH0254617A (ja) | 入出力バッファ回路 | |
| JPH07106932A (ja) | バス出力回路 | |
| JPS63253597A (ja) | 読出し専用記憶装置 | |
| JPH022206A (ja) | 半導体集積回路 | |
| JPH04213919A (ja) | 半導体集積回路 | |
| JPS60117820A (ja) | 入力回路 | |
| JPS63292822A (ja) | 半導体集積回路 | |
| JPS62296544A (ja) | 半導体集積回路装置 | |
| JPS63156422A (ja) | 双方向入出力回路 | |
| JPS60180330A (ja) | Ｃｍｏｓレシオ回路 | |
| JPH0477113A (ja) | 半導体集積回路 | |
| JPH0267748A (ja) | 半導体装置 | |
| JPH04132310A (ja) | ３ステートバッファ | |
| JPH05129914A (ja) | 論理回路 |