JPH02288681A - 画像メモリアドレス補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、画像メモリアドレス補正回路に関する。より
詳細には、ピクチャー・イン・ピクチャーと呼ばれる親
・子画面を表示する機能を有する子画面用画像メモリの
読み出しアドレスを補正する回路に関する。

従来の技術 ２つのテレビジョン画面の一方を親画面、他方を子画面
として、１つの画面上に親画面の一部に子画面を表示す
るよう合成する場合、子画面用の圧縮したデータを記憶
する画像メモリを用いる。

このメモリに書き込まれた子画面のデータを、親画面表
示時に同期をとって読み出して、上記のピクチャー・イ
ン・ピクチャーを実現する。

現在のテレビジョン画面には、インクレース走査により
偶数フィールドと奇数フィールドと呼ばれる２種類の画
面が存在し、テレビジョン画面の走査線位置が異なって
いる。

従って２つの画面を親子画面に合成する際には、それぞ
れの画面のフィールドの偶／奇を判定し、子画面の表示
位置の調整を行なわなければならない。

子画面用画像メモリを、１フィールド分の容量だけで構
成した場合を考える。親画面と子画面とは非同期で動作
しているため、親画面と子画面とでフィールドの偶／奇
は必ずしも一致しない。例えば、親画面が偶数フィール
ドを出力するおきに、画像メモリ内に保持されている子
画面のデータが奇数フィールドのものであると、子画面
の奇数フィールドのデータが、親画面の偶数フィールド
に出力される。これに続いて親画面が奇数フィールドを
出力するときには、画像メモリ内に保持されている子画
面のデータは偶数フィールドのものになり、親画面の奇
数フィールドに子画面の偶数フィールドのデータが出力
される。

第３図（ａ）〜（ｄ）に、この様子を示す。第３図（ａ
）〜（ｄ）は、それぞれ４本の走査線（奇数・偶数フィ
ールドそれぞれ２本づつ）で子画面の１フレームを構成
した例である。第３図（ａ）は、奇数フィールドの子画
面データを、第３図（ｂ）は、偶数フィールドの子画面
データを示す。

第３図（ａ）および（ｂ）のデータが、正常にそれぞれ
親画面の奇数フィールドおよび偶数フィールドに出力さ
れると、子画面出力信号は、第３図（Ｃ）に示す画像信
号となる。一方、上述のように親画面と子画面とでフィ
ールドの偶／奇が入れ替わっているときには、子画面出
力信号は、第３図（ｄ）に示す画像信号のように、子画
面の奇数フィールドデータと偶数フィールドデータとの
間でデータの逆転が起こってしまう。

従来は、このような現象を避けるために、子画面の偶数
フィールド、奇数フィールドそれぞれに専用の画像メモ
リを用意し、親画面が走査を行っているフィールドに合
わせて、いずれか一方の画像メモリのデータを読み出し
ていた。

発明が解決しようとする課題 上述のように従来は、ピクチャー・イン・ピクチャーシ
ステムを実現するために２フィールド分のメモリを必要
とした。従って、大容量メモリを必要とし、１チツプ化
が困難であり、コストアップ、占有面積増大等の問題も
生じていた。

そこで本発明の目的は、上記従来技術の問題点を解決し
た、１フィールド分のメモリを使用するだけですむ画像
メモリのアドレス補正回路を提供することにある。

課題を解決するための手段 本発明に従うと、第１のテレビジョン画面を親画面とし
、該親画面中の一部に、第２のテレビジョン画面を子画
面として表示するピクチャー・イン・ピクチャーを実現
する際に使用する子画面画像データ用メモリ中のアドレ
スを指定する回路において、第２のテレビジョン画面の
１フィールド分のデータを子画面に圧縮して記憶するメ
モリの読み出しアドレスを指定する指定手段と、第１の
テレビジョン画面のフィールドおよびメモリから読み出
される第２のテレビジョン画面データのフィールドが偶
数フィールド、奇数フィールドのいずれであるかを判別
するの判別手段と、前記判別手段の出力により、前記メ
モリからデータを読み出す時に、第１のテレビジョン画
面の１走査線に映し出されるデータ量に相当するアドレ
ス単位で読み出しアドレスの補正を行なうアドレス補正
回路とを備えることを特徴とする画像メモリアドレス補
正回路が提供される。

作用 本発明の画像メモリアドレス補正回路は、親・子それぞ
れの画面のフィールドをそれぞれ奇数か偶数か判別し、
子画面のフィールドデータの偶／奇が親画面のフィール
ドと逆転している場合には、子画面用メモリの読み出し
アドレスを補正してデータの逆転を補正する。従って、
本発明の回路を用いることにより、１フィールド分のメ
モリ容量で子画面を構成することが可能になる。

以下、本発明を実施例により、さらに詳しく説明するが
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲をなんら制限するものではない。

実施例 第１図に、本発明の画像メモリアドレス補正回路の一例
のブロック図を示す。第１図の回路は、親画面および子
画面が出力するフィールドの偶／奇を判定する親・子画
面フィールド判定回路２と、子画面用のフィールドメモ
リのデータの書き込みアドレスとデータの読み出しアド
レスとを比較するフィールドメモリライト／リードライ
ンアドレスコンパレータ３と、この両者の出力結果によ
り、論理和回路６にパルスを出力するアドレス補正回路
４とを具備する。論理和回路６へは、フィールドメモリ
リードラインアドレスカウンタインクリメントパルス発
生回路１からもパルスが出力され、論理和回路６の出力
は、フィールドメモリリードラインアドレスカウンタ５
に入力される。このアドレスカウンタ５が示す子画面の
フィールドメモリリードラインアドレスは、論理和回路
６の出力するパルスによってインクリメントされる。

以下、第２図（ａ）〜ら）、第４図（ａ）およびら）を
ともに参照して、上記本発明の画像メモリアドレス補正
回路の動作を説明する。本発明の画像メモリアドレス補
正回路を１フィールド分の容量の子画面フィールドメモ
リと組み合わせ、使用した。

第２図（ａ）〜（ｂ）に、親画面上に出力された子画面
信号を示す。第２図（ａ）〜ら）において、実線１１は
、親画面の奇数フィールドを示し、破線１２は、親画面
の偶数フィールドを示す。また、■〜■はそれぞれ番号
順に出力された子画面のデータを示す。

第２図（ａ）は、子画面のデータが正常に出力され、親
画面と子画面とでフィールドの偶／奇が一致している場
合を示す。この場合、上記本発明の回路において、パル
ス発生回路１は、親画面の出力に同期してパルスを発し
、子画面フィールドメモリの次に読み出すデータのアド
レスを指示するアドレスカウンタ５は順次インクリメン
トされる。

親画面と子画面との間で同期がずれて、第２図ら）に示
すように、子画面のフィールドデータが、親画面と偶／
奇が逆転した状態で出力されるようになると、フィール
ド判定回路２が検知し、アドレス補正回路４に信号を出
力する。アドレス補正回路４は、論理和回路６にパルス
を出力し、アドレスカウンタ５がインクリメントされる
。本実施例では、親画面の偶数フィールドに出力される
奇数フィールドの子画面データを、アドレス補正して出
力する。第４図（ａ）および（ｂ）に、この様子を図示
する。第４図（ａ）は、親画面中に出力された子画面信
号で、奇数フィールドのデータと偶数フィールドのデー
タが逆転している場合である。上記のように子画面の奇
数フィールドのデータ（メモリ内のデータ）をアドレス
補正すると、アドレスがインクリメントされ、■、■の
奇数フィールドデータが、それぞれ矢印に示すように■
、■の偶数フィールドデータの上側に出力される。第４
図（ｂ）にアドレス補正後の出力データを示す。奇数フ
ィールドデータ■は、アドレスをインクリメントすると
、読み出されない。すなわちアドレス補正の結果１ライ
ンデータ分だけ、出力位置がずれるが、奇数フィールド
、偶数フィールドのデータは、それぞれ正しい順に出力
され、画像は正常になる。

一方、子画面のデータを圧縮する際に起こる、書き込み
、読み出しアドレスの逆転を補正する場合を説明する。

子画面を親画面に対し、垂直方向に１　／　ｎ、水平方
向に１／ｍとなるよう圧縮するには、ソース信号の垂直
ラインをｎラインにつき１ラインだけメモリに書き込み
、水平方向については、読み出しに対して書き込みを１
／ｍ倍のスピードで行なう。

従って、子画面フィールドメモリに対しては、書き込み
がゆくつり行なわれるのに対し、読み出しが速いので、
書き込みアドレスを読み出しアドレスが追い越してしま
う場合がある。書き込みアドレスを読み出しアドレスが
追い越してしまうと、１フイールド前のデータが出力さ
れるのでアドレス補正が必要となる。

第２図（Ｃ）に、親画面と子画面とでフィールドの偶／
奇が一致しているときに、読み出しアドレスが書き込み
アドレスを追い越した場合を図示する。

読み出しアドレスが書き込みアドレスを追い越すと、子
画面データは１フイールド前のものになる。

従って、子画面のフィールドの偶／奇は親画面と逆転す
る。本発明の補正回路は、読み出しアドレスが書き込み
アドレスを追い越すと、アドレスコンパレータ３が追い
越しを検知し、アドレス補正回路４に信号を発する。ア
ドレス補正回路４は、論理和回路６にパルスを発し、ア
ドレスカウンタ５をインクリメントして、第２図（Ｃ）
■、■および■のフィールドデータはそれぞれ■、■お
よび■のフィールドデータの上側に出力される。

第２図（ｄ）に、子画面のフィールドの偶／奇が親画面
と逆転しているときに、読み出しアドレスが書き込みア
ドレスを追い越した場合を図示する。

追い越しが起こる前は、上述のように奇数フィールドの
子画面データをアドレス補正してから出力する。従って
、第２図（ｄ）■および■のフィールドデータがそれぞ
れ■および■のフィールドデータの上側に出力される。

一方、追い越し後については、追い越し前に親画面の偶
数フィールドに出力される子画面データは既にアドレス
補正されているので、追い越し後に親画面の偶数フィー
ルドに出力される偶数フィールドの子画面データのアド
レスも補正されている。従って、追い越し後に親画面の
奇数フィールドに出力される奇数フィールドの子画面デ
ータもアドレス補正される。

上記のように本発明の画像メモリアドレス補正回路は、
１フィールド分の容量の子画面フィールドメモリしか使
用しないで、子画面のフィールドデータの偶／奇が、親
画面のフィールドと逆転した場合にも、子画面のフィー
ルドメモリから順序通りにデータを出力させることを可
能にする。

発明の詳細 な説明したように本発明の画像メモリアドレス補正回路
を使用すると、１フィールド分のメモリ容量でピクチャ
ー・イン・ピクチャーを実現することが可能である。従
って、単にメモリ容量低減による低コスト化だけでなく
、従来困難であったピクチャー・イン・ピクチャーシス
テムの１チツプ化も可能にする。

【図面の簡単な説明】

第１図は、本発明の画像メモリアドレス補正回路の一例
のブロック図であり、 第２図（ａ）〜（６）は、本発明の回路による、子画面
の出力信号の補正を説明する図であり、第３図（ａ）お
よびら）は、それぞれ子画面の奇数フィールドおよび偶
数フィールドのデータの一例であり、 第３図（Ｃ）および（ｄ）は、それぞれ第３図（ａ）お
よび（ｂ）のデータが正常に出力された出力画面と、フ
ィールドの偶／奇が逆転して出力された出力画面であり
、 第４図（ａ）およびら）は、本発明の回路によりフィー
ルドの偶／奇が逆転して出力された出力画面が補正され
る様子を図示したものである。 〔主な参照番号〕 １・・・フィールドメモリリードラインアドレスカウン
タインクリメントパルス発生 回路、 ２・・・親・子画面フィールド判定回路、３・・・フィ
ールドメモリライト／リードラインアドレスコンパレー
タ、 ４・・・アドレス補正回路、 ５・・・フィールドメモリ ラインアドレスカウンタ、 ６・・・論理和回路、

Claims (2)

【特許請求の範囲】
1. （１）第１のテレビジョン画面を親画面とし、該親画面
   中の一部に、第２のテレビジョン画面を子画面として表
   示するピクチャー・イン・ピクチャーを実現する際に使
   用する子画面画像データ用メモリ中のアドレスを指定す
   る回路において、第２のテレビジョン画面の１フィール
   ド分のデータを子画面に圧縮して記憶するメモリの読み
   出しアドレスを指定する指定手段と、第１のテレビジョ
   ン画面のフィールドおよびメモリから読み出される第２
   のテレビジョン画面データのフィールドが偶数フィール
   ド、奇数フィールドのいずれであるかを判別するの判別
   手段と、前記判別手段の出力により、前記メモリからデ
   ータを読み出す時に、第１のテレビジョン画面の１走査
   線に映し出されるデータ量に相当するアドレス単位で読
   み出しアドレスの補正を行なうアドレス補正回路とを備
   えることを特徴とする画像メモリアドレス補正回路。
2. （２）前記画像メモリアドレス補正回路が、メモリに書
   き込まれた第２のテレビジョン画面データのアドレスと
   メモリから読み出される第２のテレビジョン画面データ
   のアドレスとを比較する比較手段を具備し、前記アドレ
   ス補正回路が、該比較手段の出力によっても前記読み出
   しアドレスの補正を行なうことを特徴とする請求項（１
   ）に記載の画像メモリアドレス補正回路。