JPH02295151A - 誘電体分離基板の製造方法 - Google Patents
誘電体分離基板の製造方法Info
- Publication number
- JPH02295151A JPH02295151A JP11508389A JP11508389A JPH02295151A JP H02295151 A JPH02295151 A JP H02295151A JP 11508389 A JP11508389 A JP 11508389A JP 11508389 A JP11508389 A JP 11508389A JP H02295151 A JPH02295151 A JP H02295151A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- oxide film
- shallow
- isolation island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title description 7
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 230000001681 protective effect Effects 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims description 48
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000003513 alkali Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は誘電体分離基板の製造方法に係り、特に同一
基板内に異なる島深さの分離島を有する誘電体分離基板
の製造方法に関するものである．（従来の技術） 第２図（ａ）〜（ｅ）は、島深さの異なる分離島を同一
基板内に有する誘電体分離基板の従来の製造方法の一例
である．この方法は特開昭６３−３６５４５号公報に開
示される． まず第２図（ａ）に示すように、（１００）面を有する
半導体基体（単結晶シリコン基板）ｌの一方の主表面側
に二酸化シリコン１！２および窒化シリコン膜３からな
る２層構造被膜を形成し、かつこれをフォトリソグラフ
ィ技術によりパターニングして、深い分離島を形成する
領域にのみ２層構造被膜からなるマスク４ａを形成する
．また、浅い分離島を形成する領域には、二酸化シリコ
ン膜２のみがらなるマスク４ｂを形成する． 次に第２図（ｈ）に示すように水酸化カリウム水溶液を
用いて基体１をエッチングし、マスク４ａ，４ｂ間に所
要深さｄ．の台形溝５を形成する．次に、第２図（ｃ）
に示すように、マスク４ｂをバッフ１−ド弗酸（ＨＰ：
ＮＨ４Ｆ”）で除去する．この時、？スク４ａは表面が
窒化シリコン膜３であるためにエッチングされることは
ない．そして、この後、水酸化カリウム水溶液で基体ｌ
のエッチングを行い、台形溝５を同第２図（ｃ）に示す
ようにＶ溝６とする．この時、基体の浅い分離島形成領
域部分７（マ゛スク４ｂで覆われていた部分）は、結晶
面（１００）の単結晶シリコンが表面に露出しているた
め、点線から実線のように表面がｄ−ｄ．だけエッチン
グされる．一方、側面は結晶面（１１１）であるため、
エッチング速度は極めて小さく、■溝６が形成されるこ
とになる． 次に、マスク４ａを除去した後、第２図（ｈ）に示すよ
うに、半導体基体１の前記Ｖ満６を含む主表面に二酸化
シリコン膜８を形成し、かつこの上に支持体層となる多
結晶シリコン層９をＣＶＤ法により堆積させる． その後■、半導体基体１の反対の主表面側を前記■溝６
の先端が露見するまで研磨除去することにより、第２図
｛ｅ｝に示すように深い分離島ｌＯと浅い分離島１１を
有する誘電体分離基板が完成する．（発明が解決しよう
とする諜Ｍ） しかしながら、以上のような従来の方法では、第２図（
ｃ）でＶ溝６を形成すると同時に浅い分離島形成領域部
分７を所望の厚さとする時に、水酸化カリウム水溶液で
のエッチングが進行するにつれて、浅い分離島形成領域
部分７の表面の結晶面（１００）のみならず、該部分７
の角部に表われる（２１１）． （３１１）などの高次
の結晶面がエッチングされ、しかもこれら高次の結晶面
が（１１１）に比べてエッチング速度が速いために、浅
い分離島形成領域部分７を所望の厚さとした時点では該
部分７の形状崩れが生じる問題点があった．そして、こ
の浅い分離島形成領域部分７の形状崩れは、すなわち浅
い分離島１１の形状崩れとなり、延いてはここに形成す
る素子の特性を劣化させる問題点があった． この発明は、以上述べた浅い分離島形成領域部分を所望
の厚さにエッチングする時の該部分の形状崩れを防止し
、深い分離島と浅い分離島を形崩れなしに同一基板に形
成することができる誘電体分離基板の製造方法を提供す
ることを目的とする．（課題を解決するための手段） この発明では、半導体基体に分離用Ｖ溝形成後、該基体
の浅い分離島形成領域部分の周囲のＶ溝側面を酸化膜で
覆った状態で、前記浅い分離島形成領域部分の表面のエ
ッチングを行い、この浅い分離島形成領域部分を所望の
厚さとする．（作 用） 上記方法においては、■溝の側面でもある浅い分離島形
成領域部分の側面部が酸化膜で保護されるので、この浅
い分離島形成領域部分の所望厚さとするためのエッチン
グを行った時に、この浅い分離島形成領域部分の上面角
部に（１１１）面よりエッチング速度の速い高次の指数
を持つ面、例えば（２１１）面， （３１．１）面が表
われず、したがって、浅い分離島形成領域部分の形状崩
れが防止される．（実施例） 以下この発明の一実施例を第１図（ａ）〜（ｈ）を参照
して説明する． まず第１図（ａ）に示すように、（１００）面を有する
？導体基体（単結晶シリコン基板）２１の一方の主表面
上に、Ｓｔｏｗ膜２２と、耐酸化性膜として（：ＶＤ
ＳｉＮ膜２３を２層構造となるように形成する．ここで
、ＳＩＯｔ膜２２の膜厚は、後述するアルカリ異方性エ
ッチングによるＶ溝形成のためのマスク材となるに充分
なだけの厚さが必要であり、例えば５０ｎの深さのＶｍ
を形成するには５０００人程度の厚さとする。すなわち
、アルカリエッチング液として水酸化カリウム（κＯＨ
）一イソブロビルアルコール（ＩＰＡ ）一水（０．０
）系を８０℃で使用する場合、（１００）結晶面のＳｉ
のエッチング速度は約０． ７μ／ＩＩＩｉｎであり、
またＳｉＯ＊膜のエッチング速度は約５０人／ｓｉｎで
ある．深さ５０Ｑの■溝を形成するには５ ０ ／０．
７−７０分要し、ＳｉＯ■膜は５０人×７ ０ ＝３
５００人エッチングされる．よって、マスク材としては
＋αを考慮して約５０００人程度必要となる．一方、Ｃ
ＶＤ ＳｉＮ膜２３の厚さは、アルカリ異方性エッチン
グのマスク材として数百人程度で充分である．これは、
ＳＩＮ膜は前記アルカリエッチング液では殆どエッチン
グされないことによるた？である． 次に、ＣＶＤ ＳＩＮ ＩＩＩ ２ ３を通常のフォト
リソグラフィ技術によって一部エッチング除去して、該
ＣＶＤ ＳｉＮ １ｇ ２ ３を第１図（ｂ）に示すよ
うに浅い分離島形成領域にのみ残す．ここで、ＣＶＤ
ＳｉＮ膜２３は，例えばＣＦ．＋Ｏ■ガスによるドライ
エッチングにより容易に除去し得る． 次に、通常のフォトリソグラフイ技術でｓｔｏｘｌ［ｌ
Ｉ２２とパターニングすることにより、このＳｉ（ｈ膜
２２を第１図（ｃ） ニ示すように前記ＣＶＯ ＳｉＮ
膜２３の下および深い分離島形成領域に残し、■溝形成
領域部からは除去する． 次に、残存Ｓｉｎｇ膜２２と残存ＣＶＤ ＳｉＮ膜２３
をマスクとして、ＳｉＯｇｌＩｉ２２が除去された部分
を通して基体２ｌをアルカリ異方性エッチングすること
により、第１図（ｈ）に示すように分離用の■溝２４を
半導体基体２１に形成する． その後、露出して残存するマスクとして作用したＳｉＯ
■膜２２を第１図（ｅ）に示すように除去することによ
り、その下の基体深い分離島形成領域部分（以下第１ｅ
ＪｌＭという）２５を露出させる．そして、第１領域２
５を露出させたならば、次に第１図（ｆ）に示すように
、ＣνロＳｉＮ膜２３をマスクに熱酸化することで、い
わゆるＬＱＣＱＳ酸化ＩＩ！２６を第１ ｅＭ域２５０
表面およびＶ溝２４側面に形成する．ここで、該ＬＯＧ
ＯＳ酸化膜２６の厚さは、後述するＣＶＤ ＳｉＮ膜２
３とＳｉＪ膜２２のエッチング除去の際に下地の半導体
基体２１をエッチングから充分に保護するとともに、後
述するアルカリ異方性エッチングのマスク材として充分
に足りる厚さであり、所望する浅い分離島厚によって決
まるが、通常は１００００人程度である． 次に、そのＬＯＣＯＳ酸化Ｗａ２６を半導体基体２ｌの
保護膜として、ＣＶＤ ＳｉＮ膜２３とｓｔｏｚｌｌ！
Ｉ ２ ２ （７）２層を第１図（樽に示すようにエッ
チング除去し、その下の基体浅い分離島形成領域部分（
以下第２領域という）２７の表面を露出させる．しかる
後、その露出表面から第１図（ハ）に示すように第２
ｔｒｌ域２７をアルカリ異方性エッチングし、該第２領
域２７を浅い分離島として必要な厚さとする．この時、
ＬＯＣＯＳ酸化膜２６で覆われている第１ ｗＩ域２５
にはエッチングの影響は全く表われない．また、■溝２
４の側面でもある第２領域２７の側面が同じ＜ ＬＯＧ
ＯＳ酸化膜２６で覆われているので、第２領域２７の上
面角部に（１１１）面よりエッチング速度の速い高次の
指数を持つ面、例えば（２１１）面， （３１１）面が
表われず、そのため第２領域２７（浅い分離島）の形状
が変形することはない． しかる後、ＬＯＧＯＳ酸化膜２６を第１図（ｉ）に示す
ように除去し、第Ｉ ＧＷ域２５が再度露出した状態お
よび第２ ｓＪｉ域２７が完全に露出した状態とする。
基板内に異なる島深さの分離島を有する誘電体分離基板
の製造方法に関するものである．（従来の技術） 第２図（ａ）〜（ｅ）は、島深さの異なる分離島を同一
基板内に有する誘電体分離基板の従来の製造方法の一例
である．この方法は特開昭６３−３６５４５号公報に開
示される． まず第２図（ａ）に示すように、（１００）面を有する
半導体基体（単結晶シリコン基板）ｌの一方の主表面側
に二酸化シリコン１！２および窒化シリコン膜３からな
る２層構造被膜を形成し、かつこれをフォトリソグラフ
ィ技術によりパターニングして、深い分離島を形成する
領域にのみ２層構造被膜からなるマスク４ａを形成する
．また、浅い分離島を形成する領域には、二酸化シリコ
ン膜２のみがらなるマスク４ｂを形成する． 次に第２図（ｈ）に示すように水酸化カリウム水溶液を
用いて基体１をエッチングし、マスク４ａ，４ｂ間に所
要深さｄ．の台形溝５を形成する．次に、第２図（ｃ）
に示すように、マスク４ｂをバッフ１−ド弗酸（ＨＰ：
ＮＨ４Ｆ”）で除去する．この時、？スク４ａは表面が
窒化シリコン膜３であるためにエッチングされることは
ない．そして、この後、水酸化カリウム水溶液で基体ｌ
のエッチングを行い、台形溝５を同第２図（ｃ）に示す
ようにＶ溝６とする．この時、基体の浅い分離島形成領
域部分７（マ゛スク４ｂで覆われていた部分）は、結晶
面（１００）の単結晶シリコンが表面に露出しているた
め、点線から実線のように表面がｄ−ｄ．だけエッチン
グされる．一方、側面は結晶面（１１１）であるため、
エッチング速度は極めて小さく、■溝６が形成されるこ
とになる． 次に、マスク４ａを除去した後、第２図（ｈ）に示すよ
うに、半導体基体１の前記Ｖ満６を含む主表面に二酸化
シリコン膜８を形成し、かつこの上に支持体層となる多
結晶シリコン層９をＣＶＤ法により堆積させる． その後■、半導体基体１の反対の主表面側を前記■溝６
の先端が露見するまで研磨除去することにより、第２図
｛ｅ｝に示すように深い分離島ｌＯと浅い分離島１１を
有する誘電体分離基板が完成する．（発明が解決しよう
とする諜Ｍ） しかしながら、以上のような従来の方法では、第２図（
ｃ）でＶ溝６を形成すると同時に浅い分離島形成領域部
分７を所望の厚さとする時に、水酸化カリウム水溶液で
のエッチングが進行するにつれて、浅い分離島形成領域
部分７の表面の結晶面（１００）のみならず、該部分７
の角部に表われる（２１１）． （３１１）などの高次
の結晶面がエッチングされ、しかもこれら高次の結晶面
が（１１１）に比べてエッチング速度が速いために、浅
い分離島形成領域部分７を所望の厚さとした時点では該
部分７の形状崩れが生じる問題点があった．そして、こ
の浅い分離島形成領域部分７の形状崩れは、すなわち浅
い分離島１１の形状崩れとなり、延いてはここに形成す
る素子の特性を劣化させる問題点があった． この発明は、以上述べた浅い分離島形成領域部分を所望
の厚さにエッチングする時の該部分の形状崩れを防止し
、深い分離島と浅い分離島を形崩れなしに同一基板に形
成することができる誘電体分離基板の製造方法を提供す
ることを目的とする．（課題を解決するための手段） この発明では、半導体基体に分離用Ｖ溝形成後、該基体
の浅い分離島形成領域部分の周囲のＶ溝側面を酸化膜で
覆った状態で、前記浅い分離島形成領域部分の表面のエ
ッチングを行い、この浅い分離島形成領域部分を所望の
厚さとする．（作 用） 上記方法においては、■溝の側面でもある浅い分離島形
成領域部分の側面部が酸化膜で保護されるので、この浅
い分離島形成領域部分の所望厚さとするためのエッチン
グを行った時に、この浅い分離島形成領域部分の上面角
部に（１１１）面よりエッチング速度の速い高次の指数
を持つ面、例えば（２１１）面， （３１．１）面が表
われず、したがって、浅い分離島形成領域部分の形状崩
れが防止される．（実施例） 以下この発明の一実施例を第１図（ａ）〜（ｈ）を参照
して説明する． まず第１図（ａ）に示すように、（１００）面を有する
？導体基体（単結晶シリコン基板）２１の一方の主表面
上に、Ｓｔｏｗ膜２２と、耐酸化性膜として（：ＶＤ
ＳｉＮ膜２３を２層構造となるように形成する．ここで
、ＳＩＯｔ膜２２の膜厚は、後述するアルカリ異方性エ
ッチングによるＶ溝形成のためのマスク材となるに充分
なだけの厚さが必要であり、例えば５０ｎの深さのＶｍ
を形成するには５０００人程度の厚さとする。すなわち
、アルカリエッチング液として水酸化カリウム（κＯＨ
）一イソブロビルアルコール（ＩＰＡ ）一水（０．０
）系を８０℃で使用する場合、（１００）結晶面のＳｉ
のエッチング速度は約０． ７μ／ＩＩＩｉｎであり、
またＳｉＯ＊膜のエッチング速度は約５０人／ｓｉｎで
ある．深さ５０Ｑの■溝を形成するには５ ０ ／０．
７−７０分要し、ＳｉＯ■膜は５０人×７ ０ ＝３
５００人エッチングされる．よって、マスク材としては
＋αを考慮して約５０００人程度必要となる．一方、Ｃ
ＶＤ ＳｉＮ膜２３の厚さは、アルカリ異方性エッチン
グのマスク材として数百人程度で充分である．これは、
ＳＩＮ膜は前記アルカリエッチング液では殆どエッチン
グされないことによるた？である． 次に、ＣＶＤ ＳＩＮ ＩＩＩ ２ ３を通常のフォト
リソグラフィ技術によって一部エッチング除去して、該
ＣＶＤ ＳｉＮ １ｇ ２ ３を第１図（ｂ）に示すよ
うに浅い分離島形成領域にのみ残す．ここで、ＣＶＤ
ＳｉＮ膜２３は，例えばＣＦ．＋Ｏ■ガスによるドライ
エッチングにより容易に除去し得る． 次に、通常のフォトリソグラフイ技術でｓｔｏｘｌ［ｌ
Ｉ２２とパターニングすることにより、このＳｉ（ｈ膜
２２を第１図（ｃ） ニ示すように前記ＣＶＯ ＳｉＮ
膜２３の下および深い分離島形成領域に残し、■溝形成
領域部からは除去する． 次に、残存Ｓｉｎｇ膜２２と残存ＣＶＤ ＳｉＮ膜２３
をマスクとして、ＳｉＯｇｌＩｉ２２が除去された部分
を通して基体２ｌをアルカリ異方性エッチングすること
により、第１図（ｈ）に示すように分離用の■溝２４を
半導体基体２１に形成する． その後、露出して残存するマスクとして作用したＳｉＯ
■膜２２を第１図（ｅ）に示すように除去することによ
り、その下の基体深い分離島形成領域部分（以下第１ｅ
ＪｌＭという）２５を露出させる．そして、第１領域２
５を露出させたならば、次に第１図（ｆ）に示すように
、ＣνロＳｉＮ膜２３をマスクに熱酸化することで、い
わゆるＬＱＣＱＳ酸化ＩＩ！２６を第１ ｅＭ域２５０
表面およびＶ溝２４側面に形成する．ここで、該ＬＯＧ
ＯＳ酸化膜２６の厚さは、後述するＣＶＤ ＳｉＮ膜２
３とＳｉＪ膜２２のエッチング除去の際に下地の半導体
基体２１をエッチングから充分に保護するとともに、後
述するアルカリ異方性エッチングのマスク材として充分
に足りる厚さであり、所望する浅い分離島厚によって決
まるが、通常は１００００人程度である． 次に、そのＬＯＣＯＳ酸化Ｗａ２６を半導体基体２ｌの
保護膜として、ＣＶＤ ＳｉＮ膜２３とｓｔｏｚｌｌ！
Ｉ ２ ２ （７）２層を第１図（樽に示すようにエッ
チング除去し、その下の基体浅い分離島形成領域部分（
以下第２領域という）２７の表面を露出させる．しかる
後、その露出表面から第１図（ハ）に示すように第２
ｔｒｌ域２７をアルカリ異方性エッチングし、該第２領
域２７を浅い分離島として必要な厚さとする．この時、
ＬＯＣＯＳ酸化膜２６で覆われている第１ ｗＩ域２５
にはエッチングの影響は全く表われない．また、■溝２
４の側面でもある第２領域２７の側面が同じ＜ ＬＯＧ
ＯＳ酸化膜２６で覆われているので、第２領域２７の上
面角部に（１１１）面よりエッチング速度の速い高次の
指数を持つ面、例えば（２１１）面， （３１１）面が
表われず、そのため第２領域２７（浅い分離島）の形状
が変形することはない． しかる後、ＬＯＧＯＳ酸化膜２６を第１図（ｉ）に示す
ように除去し、第Ｉ ＧＷ域２５が再度露出した状態お
よび第２ ｓＪｉ域２７が完全に露出した状態とする。
その後は通常の誘電体分離基板の製造方法にのっとって
、まず第１図０）に示すように第Ｉ Ｓｉ域２５と第２
領域２７の全面の表層部分に埋込層２８を形成する．次
に同図のように、第１領域２５と第２領域２７の全面に
分離酸化膜２９を連続的に形成し、その上に支持体層と
して厚い多結晶シリコン層３０を堆積させる．その後、
半導体基体２ｌのもう一方の主表面側を前記■溝２４の
先端が露見するまで研磨除去して、第１図（９）に示す
ように第１領域２５と第２ ｆｉｌｌ域２７を深い分離
島２５ａと浅い分離島２７ａとして完全に分離させるこ
とにより、これら深さの異なる分離島を同一基板内に有
する誘電体分ａ基板を完成させる．（発明の効果） 以上詳細に説明したように、この発明の製造方法によれ
ば、基体の浅い分離島形成領域部分の側面部を酸化膜で
保護した状態で、該領域部分を所望の・厚さとするため
のエッチングを行うようにしたので、該エッチング時、
前記領域部分の角部にエッチング速度の速い高次の指数
を持つ面が表われることを防止でき、前記領域部分の変
形ひいては浅い分離島の変形を防止できる．よって、こ
の浅い分離島に形成される素子の特性を向上させること
が可能となる．
、まず第１図０）に示すように第Ｉ Ｓｉ域２５と第２
領域２７の全面の表層部分に埋込層２８を形成する．次
に同図のように、第１領域２５と第２領域２７の全面に
分離酸化膜２９を連続的に形成し、その上に支持体層と
して厚い多結晶シリコン層３０を堆積させる．その後、
半導体基体２ｌのもう一方の主表面側を前記■溝２４の
先端が露見するまで研磨除去して、第１図（９）に示す
ように第１領域２５と第２ ｆｉｌｌ域２７を深い分離
島２５ａと浅い分離島２７ａとして完全に分離させるこ
とにより、これら深さの異なる分離島を同一基板内に有
する誘電体分ａ基板を完成させる．（発明の効果） 以上詳細に説明したように、この発明の製造方法によれ
ば、基体の浅い分離島形成領域部分の側面部を酸化膜で
保護した状態で、該領域部分を所望の・厚さとするため
のエッチングを行うようにしたので、該エッチング時、
前記領域部分の角部にエッチング速度の速い高次の指数
を持つ面が表われることを防止でき、前記領域部分の変
形ひいては浅い分離島の変形を防止できる．よって、こ
の浅い分離島に形成される素子の特性を向上させること
が可能となる．
Claims (1)
- 【特許請求の範囲】 （ａ）半導体基体の一方の主表面上に酸化膜を形成し、
その上に耐酸化性膜を形成する工程と、（２）その耐酸
化性膜をパターニングして該耐酸化性膜を浅い分離島形
成領域にのみ残す工程と、（ｃ）その後、前記酸化膜を
パターニングして、この酸化膜を前記耐酸化性膜の下と
深い分離島形成領域に残し、Ｖ溝形成部分からは除去す
る工程と、（ｄ）その酸化膜が除去された部分を通して
前記半導体基体をエッチングし、該基体に分離用Ｖ溝を
形成する工程と、 （ｅ）その後、深い分離島形成領域に露出して残存する
前記酸化膜を除去し、その下の基体深い分離島形成領域
部分の表面を露出させる工程と、（ｆ）その露出した基
体深い分離島形成領域部分の表面およびＶ溝側面に保護
膜およびマスク材としての酸化膜を形成する工程と、 （ｇ）その後、浅い分離島形成領域に残存する耐酸化性
膜とその下の酸化膜を除去し、その下の基体浅い分離島
形成領域部分の表面を露出させる工程と、 （ｈ）その基体浅い分離島形成領域部分を前記保護膜お
よびマスク材としての酸化膜をマスクとして所望の厚さ
までエッチング除去する工程と、（ｉ）その後、前記保
護膜およびマスク材としての酸化膜を除去した後、それ
により露出した基体深い分離島形成領域部分の全面およ
び所望の厚さとなって露出する基体浅い分離島形成領域
部分の全面に分離絶縁膜を連続して形成し、その上に支
持体層を堆積させる工程と、 （ｊ）その後、半導体基体の他方の主表面側から該基体
をＶ溝先端が露見するまで除去する工程とを具備してな
る誘電体分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11508389A JP2667708B2 (ja) | 1989-05-10 | 1989-05-10 | 誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11508389A JP2667708B2 (ja) | 1989-05-10 | 1989-05-10 | 誘電体分離基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02295151A true JPH02295151A (ja) | 1990-12-06 |
| JP2667708B2 JP2667708B2 (ja) | 1997-10-27 |
Family
ID=14653769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11508389A Expired - Fee Related JP2667708B2 (ja) | 1989-05-10 | 1989-05-10 | 誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2667708B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03245552A (ja) * | 1990-02-23 | 1991-11-01 | Matsushita Electric Works Ltd | 絶縁層分離基板用材料の製造方法 |
-
1989
- 1989-05-10 JP JP11508389A patent/JP2667708B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03245552A (ja) * | 1990-02-23 | 1991-11-01 | Matsushita Electric Works Ltd | 絶縁層分離基板用材料の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2667708B2 (ja) | 1997-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5393692A (en) | Recessed side-wall poly plugged local oxidation | |
| US5369052A (en) | Method of forming dual field oxide isolation | |
| JPH0485827A (ja) | 半導体装置の製造方法 | |
| JP3715480B2 (ja) | 半導体装置の素子分離膜形成方法 | |
| JPH02222160A (ja) | 半導体装置の製造方法 | |
| JPH02295151A (ja) | 誘電体分離基板の製造方法 | |
| US6649486B1 (en) | Method to form shallow trench isolations | |
| JPS59135743A (ja) | 半導体装置およびその製造方法 | |
| JPS6358370B2 (ja) | ||
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JPH0744213B2 (ja) | 半導体装置の製造方法 | |
| KR960026585A (ko) | 반도체소자의 소자분리 산화막의 제조방법 | |
| JPH03268444A (ja) | 半導体装置の製造方法 | |
| KR0131367B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JPS6336545A (ja) | 絶縁分離型半導体装置の製造方法 | |
| KR100226728B1 (ko) | 격리영역 형성방법 | |
| JPS584458B2 (ja) | ハンドウタイソウチ ノ セイゾウホウホウ | |
| JPS5871638A (ja) | エツチング方法 | |
| KR100240271B1 (ko) | 반도체 소자의 제조방법 | |
| JPS57136327A (en) | Etching method | |
| JP2983543B2 (ja) | 電極の形成方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| KR100266024B1 (ko) | 반도체장치의소자격리방법 | |
| JPH0463431A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |