JPH03245552A - 絶縁層分離基板用材料の製造方法 - Google Patents
絶縁層分離基板用材料の製造方法Info
- Publication number
- JPH03245552A JPH03245552A JP4342890A JP4342890A JPH03245552A JP H03245552 A JPH03245552 A JP H03245552A JP 4342890 A JP4342890 A JP 4342890A JP 4342890 A JP4342890 A JP 4342890A JP H03245552 A JPH03245552 A JP H03245552A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- island
- region
- insulating layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 71
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 22
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 45
- 238000000926 separation method Methods 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 10
- 235000012431 wafers Nutrition 0.000 description 37
- 239000013078 crystal Substances 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、厚みの異なる半導体島状領域を有する絶縁
層分離基板（ＤＩ基板）用材料の製造方法に関する。
層分離基板（ＤＩ基板）用材料の製造方法に関する。
半導体装置等の製造に用いられる基板として、第３図（
ｅ）にみるように、支持体層７３上に絶縁層７２で電気
的に分離された半導体島状領域６１．６１′が複数ある
絶縁層分離基板がある。そして、この絶縁層分離基板で
は、半導体島状領域６１は厚みが厚く、一方、半導体島
状領域６１′は厚みが薄くなっており、厚みの異なる半
導体島状領域を有する構成となっている。
ｅ）にみるように、支持体層７３上に絶縁層７２で電気
的に分離された半導体島状領域６１．６１′が複数ある
絶縁層分離基板がある。そして、この絶縁層分離基板で
は、半導体島状領域６１は厚みが厚く、一方、半導体島
状領域６１′は厚みが薄くなっており、厚みの異なる半
導体島状領域を有する構成となっている。
この絶縁層分離基板を用いる場合、各半導体島状領域が
絶縁層で電気的に分離されているため、それぞれの半導
体島状領域６１．６１’に作りこまれる半導体素子同士
の間で干渉を起こさず、しかも、半導体素子の種類に応
じて適した半導体層厚みの領域を選んで作り込めるため
、各素子に十分な特性をもたせられるという利点を有す
る。
絶縁層で電気的に分離されているため、それぞれの半導
体島状領域６１．６１’に作りこまれる半導体素子同士
の間で干渉を起こさず、しかも、半導体素子の種類に応
じて適した半導体層厚みの領域を選んで作り込めるため
、各素子に十分な特性をもたせられるという利点を有す
る。
上記絶縁層分離基板は、従来、つぎのようにして製造さ
れていた。
れていた。
従来、第３図（ｄ）にみるような絶縁層分離基板用材料
を用いる。すなわち、分離用溝７１を表面に有し同表面
全体が絶縁１ｉｉ７２で覆われ溝７１と溝７１の間のウ
ェハ表面と溝底部からの高さｈｌ、ｈ２が複数種類異な
る（ｈ＋ ＞ｈ、）半導体ウェハ６０の前記表面上に支
持体層７３が形成されている基板用材料を用いるのであ
る。そして、この基板用材料に対して、前記半導体ウェ
ハ側を前記溝底部が露出するまで研磨して、前記支持体
Ｎ７３上に電気的に絶縁分離され厚みの異なる半導体島
状領域６１．６１′を形成し、絶縁層分離基板を得るよ
うにする。
を用いる。すなわち、分離用溝７１を表面に有し同表面
全体が絶縁１ｉｉ７２で覆われ溝７１と溝７１の間のウ
ェハ表面と溝底部からの高さｈｌ、ｈ２が複数種類異な
る（ｈ＋ ＞ｈ、）半導体ウェハ６０の前記表面上に支
持体層７３が形成されている基板用材料を用いるのであ
る。そして、この基板用材料に対して、前記半導体ウェ
ハ側を前記溝底部が露出するまで研磨して、前記支持体
Ｎ７３上に電気的に絶縁分離され厚みの異なる半導体島
状領域６１．６１′を形成し、絶縁層分離基板を得るよ
うにする。
しかしながら、上記の製造方法により得られる絶縁層分
離基板では、厚みの薄い半導体島状領域６１′の厚み精
度が十分でないという問題がある。これは、上記絶縁層
分離基板用材料を、以下のようにして作っていたからで
ある。
離基板では、厚みの薄い半導体島状領域６１′の厚み精
度が十分でないという問題がある。これは、上記絶縁層
分離基板用材料を、以下のようにして作っていたからで
ある。
まず、第３図（ａ）にみるように、半導体ウェハ素材６
０′の表面を分離用溝形成のためのマスク６５で覆う。
０′の表面を分離用溝形成のためのマスク６５で覆う。
このマスク６５は、厚みの厚い島状領域用個所は２つの
酸化層（熱酸化層）６５ａおよび酸化Ｎ（ＣｖＤ酸化ｆ
ｆ１）６５ｂからなり、厚みの薄い区画領域用個所は酸
化層６５ｂのみからなり、溝形成個所に窓ｅ′１が明い
ている。
酸化層（熱酸化層）６５ａおよび酸化Ｎ（ＣｖＤ酸化ｆ
ｆ１）６５ｂからなり、厚みの薄い区画領域用個所は酸
化層６５ｂのみからなり、溝形成個所に窓ｅ′１が明い
ている。
そして、この半導体ウェハ素材６０′に異方性エツチン
グ処理を施し、第３図中）にみるように、分離用溝７１
を形成した後、再び、（酸化層６５ｂをエツチング可能
な）液でエツチング処理する。このエツチング処理は、
第３図（Ｃ）にみるように、厚みの薄い島状領域用個所
では酸化層６５ｂ除去に連続して半導体層が削られるよ
うに行う。この場合、厚みの厚い島状領域用個所では酸
化層６５ｂが除去されても酸化層６５ａがあるため半導
体層が削られず、溝７１と溝７１の間のウェハ表面と溝
底部からの高さり、 、ｈ、が複数種類異なる（ｈ＋
＞ｈオ）という状態になる。その後、絶縁層７２および
支持体層７３を設ければ絶縁層分離基板用材料が得られ
る。
グ処理を施し、第３図中）にみるように、分離用溝７１
を形成した後、再び、（酸化層６５ｂをエツチング可能
な）液でエツチング処理する。このエツチング処理は、
第３図（Ｃ）にみるように、厚みの薄い島状領域用個所
では酸化層６５ｂ除去に連続して半導体層が削られるよ
うに行う。この場合、厚みの厚い島状領域用個所では酸
化層６５ｂが除去されても酸化層６５ａがあるため半導
体層が削られず、溝７１と溝７１の間のウェハ表面と溝
底部からの高さり、 、ｈ、が複数種類異なる（ｈ＋
＞ｈオ）という状態になる。その後、絶縁層７２および
支持体層７３を設ければ絶縁層分離基板用材料が得られ
る。
上記は、出願人の提案になる方法（特願昭６２−１０２
３２０号）であるが、半導体ウェハ素材６０′の厚みの
薄い島状領域用個所の削り量（深さ）にバラツキがある
（高さｈ３のバラツキが大きい）ために、厚みの薄い半
導体島状領域の厚みが中々所定通りに揃わないのである
。
３２０号）であるが、半導体ウェハ素材６０′の厚みの
薄い島状領域用個所の削り量（深さ）にバラツキがある
（高さｈ３のバラツキが大きい）ために、厚みの薄い半
導体島状領域の厚みが中々所定通りに揃わないのである
。
この発明は、上記事情に鑑み、厚みの薄い半導体島状領
域の半導体層厚み精度のよい絶縁層分離基板が得られる
基板用材料の製造方法を提供することを課題とする。
域の半導体層厚み精度のよい絶縁層分離基板が得られる
基板用材料の製造方法を提供することを課題とする。
前記課題を解決するため、この発明の絶縁層分離基板用
材料の製造方法では、表面に分離用溝を有し同表面全体
が絶縁層で覆われ溝と溝の間のウェハ表面と溝底部から
の高さが複数種類異なる半導体ウェハの前記表面上に支
持体層が形成されている基板用材料得るにあたり、半導
体ウェハ素材の表面を分離用溝形成のためのマスクで覆
っておいてエツチング処理を施すことにより分離用溝を
形成し、つぎに、前記厚みの厚い島状領域用個所の表面
はマスクで覆われ前記厚みの薄い島状領域用個所の表面
はマスクで覆われないように予めしておいて、前記厚み
の薄い島状領域用個所を選択的にウェハ素材表面から所
定の深さまでエツチング除去するようにしている。
材料の製造方法では、表面に分離用溝を有し同表面全体
が絶縁層で覆われ溝と溝の間のウェハ表面と溝底部から
の高さが複数種類異なる半導体ウェハの前記表面上に支
持体層が形成されている基板用材料得るにあたり、半導
体ウェハ素材の表面を分離用溝形成のためのマスクで覆
っておいてエツチング処理を施すことにより分離用溝を
形成し、つぎに、前記厚みの厚い島状領域用個所の表面
はマスクで覆われ前記厚みの薄い島状領域用個所の表面
はマスクで覆われないように予めしておいて、前記厚み
の薄い島状領域用個所を選択的にウェハ素材表面から所
定の深さまでエツチング除去するようにしている。
この発明の絶縁層分離基板用材料の製造方法では、分離
用溝形成のためのマスクとして、例えば、請求項２のよ
うに、厚みの薄い島状領域用個所のマスク幅が厚みの厚
い島状領域用個所のマスク幅よりも狭くなっているマス
クを用いるようにし、分離用溝の形成後、半導体ウェハ
素材表面に、例えばサイドエツチングを施すことにより
、マスクの前記厚みの薄い島状領域用個所を覆う部分を
選択的に除去するようにする。
用溝形成のためのマスクとして、例えば、請求項２のよ
うに、厚みの薄い島状領域用個所のマスク幅が厚みの厚
い島状領域用個所のマスク幅よりも狭くなっているマス
クを用いるようにし、分離用溝の形成後、半導体ウェハ
素材表面に、例えばサイドエツチングを施すことにより
、マスクの前記厚みの薄い島状領域用個所を覆う部分を
選択的に除去するようにする。
あるいは、分離用溝形成のためのマスクとして、厚みの
薄い島状領域用個所は窒化層と同窒化層に積まれた酸化
層からなり、他の個所は酸化層のみからなるマスクを用
いてもよい。この場合は、分離用の溝形成後、酸化層の
みを除去してから窒化層をマスクにして選択酸化して、
つぎに逆に選択酸化により形成された酸化膜をマスクに
して、窒化層を除去しておいて、厚みの薄い島状領域用
個所がマスクで覆われない状態に予めするようにする。
薄い島状領域用個所は窒化層と同窒化層に積まれた酸化
層からなり、他の個所は酸化層のみからなるマスクを用
いてもよい。この場合は、分離用の溝形成後、酸化層の
みを除去してから窒化層をマスクにして選択酸化して、
つぎに逆に選択酸化により形成された酸化膜をマスクに
して、窒化層を除去しておいて、厚みの薄い島状領域用
個所がマスクで覆われない状態に予めするようにする。
この発明の絶縁層分離基板用材料の製造方法では、厚み
の薄い島状領域用個所を覆うマスクは予め除してから、
厚みの薄い島状領域用個所を削るエツチング処理を行う
。このエツチング処理では半導体層だけを削るために厚
み制御が正確に行える。
の薄い島状領域用個所を覆うマスクは予め除してから、
厚みの薄い島状領域用個所を削るエツチング処理を行う
。このエツチング処理では半導体層だけを削るために厚
み制御が正確に行える。
従来は、酸化層６５ｂと半導体層を同じエツチング処理
で連続して削るようにしていたので、半導体層の厚み制
御が難しかった。酸化膜６５ｂのエツチング特性にはバ
ラツキがあって、酸化膜６５ｂ込みで予め設定したエツ
チング条件が最適条件から外れることが多く、結果とし
て半導体層の削り量に大きなバラツキが生じてしまって
いたのである。
で連続して削るようにしていたので、半導体層の厚み制
御が難しかった。酸化膜６５ｂのエツチング特性にはバ
ラツキがあって、酸化膜６５ｂ込みで予め設定したエツ
チング条件が最適条件から外れることが多く、結果とし
て半導体層の削り量に大きなバラツキが生じてしまって
いたのである。
請求項２の場合、溝の形成後、マスクの厚みの薄い島状
領域用個所を覆う部分のみを、レジストを改めて設ける
ことなく、軽くエツチングするだけで簡単に除けるので
製造が容易であり、また、マスク自体も一層構成の簡単
なもので足りるため、この点でも製造し易い。
領域用個所を覆う部分のみを、レジストを改めて設ける
ことなく、軽くエツチングするだけで簡単に除けるので
製造が容易であり、また、マスク自体も一層構成の簡単
なもので足りるため、この点でも製造し易い。
〔実 施 例］
続いて、この発明の実施例を、その−例により絶縁層分
離基板を製造するときの様子をあられす図面を参照しな
がら説明する。
離基板を製造するときの様子をあられす図面を参照しな
がら説明する。
一実施例１−
まず、第１図（ａｌにみるように、半導体ウェハ素材１
′の表面に分離用溝形成のためのマスク２を形成する。
′の表面に分離用溝形成のためのマスク２を形成する。
マスク２は、厚みの薄い島状領域用個所のマスク幅！、
が厚みの厚い島状領域用個所のマスク幅！、よりも狭く
なっており、溝形成個所に窓３が明いている。同マスク
２は半導体ウェハ素材１′表面に形成された酸化膜をパ
ターンニングすることで形成できる。なお、半導体ウェ
ハ素材１′としては、例えば、表面が（１００）面のシ
リコン単結晶ウェハが用いられる。
が厚みの厚い島状領域用個所のマスク幅！、よりも狭く
なっており、溝形成個所に窓３が明いている。同マスク
２は半導体ウェハ素材１′表面に形成された酸化膜をパ
ターンニングすることで形成できる。なお、半導体ウェ
ハ素材１′としては、例えば、表面が（１００）面のシ
リコン単結晶ウェハが用いられる。
マスク２形成の後、たとえばＫＯＨ系エツチング液を用
い、半導体ウェハ素材１′に異方性エツチング処理を施
して、第１図Ｑ）ｌにみるように、■字状の分離用溝５
を形成してから、半導体ウェハ素材１′に例えばＨＦ系
エツチング液を用いでたドエッチを施すようにすれば、
第１図（Ｃ）にみるように、マスク２のうち、厚みの厚
い島状領域用個所を覆う部分２′は残り、厚みの薄い島
状領域用個所を覆う部分２″のみが除去できる。
い、半導体ウェハ素材１′に異方性エツチング処理を施
して、第１図Ｑ）ｌにみるように、■字状の分離用溝５
を形成してから、半導体ウェハ素材１′に例えばＨＦ系
エツチング液を用いでたドエッチを施すようにすれば、
第１図（Ｃ）にみるように、マスク２のうち、厚みの厚
い島状領域用個所を覆う部分２′は残り、厚みの薄い島
状領域用個所を覆う部分２″のみが除去できる。
そして、このように、厚みの厚い島状領域用個所の表面
はマスクで覆われ前記厚みの薄い島状領域用個所の表面
はマスクで覆われないように予めしておいて、再度、た
とえばＫＯＨ系エツチング液を用いて、エツチング処理
を施せば、第１図！（１）にみるように、厚みの薄い島
状領域用個所を選択的に半導体ウェハ素材１′表面から
所定の深さまで削ることができる。
はマスクで覆われ前記厚みの薄い島状領域用個所の表面
はマスクで覆われないように予めしておいて、再度、た
とえばＫＯＨ系エツチング液を用いて、エツチング処理
を施せば、第１図！（１）にみるように、厚みの薄い島
状領域用個所を選択的に半導体ウェハ素材１′表面から
所定の深さまで削ることができる。
その後、第１図（ｅ）にみるように、熱酸化処理による
絶縁層７で半導体ウェハ素材１′の溝形成側面を覆い、
さらに、第１図（ｆ）にみるように、ポリシリコンから
なる支持体層８を絶縁層７の上に積層形成すれば、絶縁
層分離基板用材料が完成する第１図（ｆ）に示す基板用
材料は、表面に分離用溝５を有し同表面全体が絶縁層７
で覆われ溝５と溝５のウェハ表面と溝底部からの高さｈ
ｌ、ｈ２が複数種類異なる（ｈ＋＞ｈ７）半導体ウェハ
１の前記表面上に支持体層８が形成されている基板用材
料である。
絶縁層７で半導体ウェハ素材１′の溝形成側面を覆い、
さらに、第１図（ｆ）にみるように、ポリシリコンから
なる支持体層８を絶縁層７の上に積層形成すれば、絶縁
層分離基板用材料が完成する第１図（ｆ）に示す基板用
材料は、表面に分離用溝５を有し同表面全体が絶縁層７
で覆われ溝５と溝５のウェハ表面と溝底部からの高さｈ
ｌ、ｈ２が複数種類異なる（ｈ＋＞ｈ７）半導体ウェハ
１の前記表面上に支持体層８が形成されている基板用材
料である。
つぎに、この基板用材料に対し、半導体ウェハ１側を前
記分離用溝５の底部が露出するまで研磨すれば、第１図
（ｇ３にみるように、支持体Ｎ８上に絶縁層７で電気的
に分離され厚みの異なる半導体単結晶島状領域ｌ０１１
０′が形成された絶縁層分離基板が得られる。なお、支
持体層８の方も研磨して基板厚みを調整するようにして
もよい。
記分離用溝５の底部が露出するまで研磨すれば、第１図
（ｇ３にみるように、支持体Ｎ８上に絶縁層７で電気的
に分離され厚みの異なる半導体単結晶島状領域ｌ０１１
０′が形成された絶縁層分離基板が得られる。なお、支
持体層８の方も研磨して基板厚みを調整するようにして
もよい。
得られた絶縁層分離基板では、単結晶島状領域１０の半
導体層は厚みが厚（、単結晶島状領域１０′の半導体層
は厚みが薄くなっている。
導体層は厚みが厚（、単結晶島状領域１０′の半導体層
は厚みが薄くなっている。
一実施例２
続いて、他の実施例を説明する。
まず、第２図（ａ）にみるように、半導体ウェハ素材１
′の表面に分離用溝形成のためのマスク２２を形成する
。マスク２２は、厚みの厚い島状領域用個所の表面では
酸化層（Ｓｉ０ｇ層）２２ａのみで形成され、厚みの薄
い島状領域用個所の表面では窒化層（シリコン窒化層）
２２ｂと酸化層２２ａの２層で形成されており、溝形成
個所に窓２３が明いている。このマスク２２は、半導体
ウェハ素材１′に積層したシリコン窒化膜やシリコン酸
化膜を通常のフォトリソグラフィ技術でパターンニング
することで形成できる。また、厚みの薄い島状領域用個
所のマスク幅１２が厚みの厚い島状領域用個所のマスク
幅！、よりも狭くなっているが、必ずしもこのようにな
っている必要はない。なお、半導体ウェハ素材１′とし
ては、例えば、表面が（１００）面のシリコン単結晶ウ
ェハが用いられる。
′の表面に分離用溝形成のためのマスク２２を形成する
。マスク２２は、厚みの厚い島状領域用個所の表面では
酸化層（Ｓｉ０ｇ層）２２ａのみで形成され、厚みの薄
い島状領域用個所の表面では窒化層（シリコン窒化層）
２２ｂと酸化層２２ａの２層で形成されており、溝形成
個所に窓２３が明いている。このマスク２２は、半導体
ウェハ素材１′に積層したシリコン窒化膜やシリコン酸
化膜を通常のフォトリソグラフィ技術でパターンニング
することで形成できる。また、厚みの薄い島状領域用個
所のマスク幅１２が厚みの厚い島状領域用個所のマスク
幅！、よりも狭くなっているが、必ずしもこのようにな
っている必要はない。なお、半導体ウェハ素材１′とし
ては、例えば、表面が（１００）面のシリコン単結晶ウ
ェハが用いられる。
マスク２２形成後、たとえばＫＯＨ系エツチング液を用
い、半導体ウェハ素材１′に異方性エツチング処理を施
して、第２図山）にみるように、Ｖ字状の分離用溝５を
形成した後、酸化］’１ｔ２２ａのみを例えば）（Ｆ系
エツチング液を用いて除去し、ついで、残された窒化Ｎ
２２ｂをマスクにして熱酸化処理を施し、第２図（Ｃ１
にみるように、酸化膜（ＳｉＯｘ膜）２４で半導体ウェ
ハ１表面を覆う。この酸化膜２４は窒化ｆｆ２２ｂの上
には形成されない。
い、半導体ウェハ素材１′に異方性エツチング処理を施
して、第２図山）にみるように、Ｖ字状の分離用溝５を
形成した後、酸化］’１ｔ２２ａのみを例えば）（Ｆ系
エツチング液を用いて除去し、ついで、残された窒化Ｎ
２２ｂをマスクにして熱酸化処理を施し、第２図（Ｃ１
にみるように、酸化膜（ＳｉＯｘ膜）２４で半導体ウェ
ハ１表面を覆う。この酸化膜２４は窒化ｆｆ２２ｂの上
には形成されない。
ついで、逆に、酸化膜２４をマスクにして、窒化層２２
ｂを除去した後、再び、たとえばＫＯＨ系エツチング液
を用いて半導体ウェハ素材１′にエツチング処理を施せ
ば、第２図（ｄ）にみるように、厚みの薄い島状領域用
個所を選択的に半導体ウェハ素材１′表面から所定の深
さまで削ることができる。
ｂを除去した後、再び、たとえばＫＯＨ系エツチング液
を用いて半導体ウェハ素材１′にエツチング処理を施せ
ば、第２図（ｄ）にみるように、厚みの薄い島状領域用
個所を選択的に半導体ウェハ素材１′表面から所定の深
さまで削ることができる。
その後、第２図（ｅｌにみるように、酸化膜２４を除去
してから、改めて表面を熱酸化し絶縁Ｎ７で半導体ウェ
ハ素材１′の溝形成側面を覆い、さらに、第２図（ｆ）
にみるように、ポリシリコンからなる支持体層８を積層
形成すれば、絶縁層分離基板用材料が得られる。
してから、改めて表面を熱酸化し絶縁Ｎ７で半導体ウェ
ハ素材１′の溝形成側面を覆い、さらに、第２図（ｆ）
にみるように、ポリシリコンからなる支持体層８を積層
形成すれば、絶縁層分離基板用材料が得られる。
第２図（ｆ）に示す基板用材料は、表面に分離用溝５を
有し同表面全体が絶縁Ｎ７で覆われ溝５と溝５のウェハ
表面と溝底部からの高さり、 、ｈ２が複数種類異なる
（ｈｔ ＞ｈｔ ）半導体ウェハ１の前記表面上に支持
体層８が形成されている基板用材料である。
有し同表面全体が絶縁Ｎ７で覆われ溝５と溝５のウェハ
表面と溝底部からの高さり、 、ｈ２が複数種類異なる
（ｈｔ ＞ｈｔ ）半導体ウェハ１の前記表面上に支持
体層８が形成されている基板用材料である。
つぎに、この基板用材料に対し、半導体ウェハ１側を前
記分離用溝５の底部が露出するまで研磨すれば、第２図
（幻にみるように、支持体層８上に絶縁層７で電気的に
分離され厚みの異なる半導体単結晶島状領域ｔｏ、′ｔ
ｏ’が形成された絶縁層分離基板が得られる。なお、支
持体層８の方も研磨して基板厚みを調整するようにして
もよい。
記分離用溝５の底部が露出するまで研磨すれば、第２図
（幻にみるように、支持体層８上に絶縁層７で電気的に
分離され厚みの異なる半導体単結晶島状領域ｔｏ、′ｔ
ｏ’が形成された絶縁層分離基板が得られる。なお、支
持体層８の方も研磨して基板厚みを調整するようにして
もよい。
得られた絶縁層分離基板では、単結晶島状領域１０は半
導体層の厚みが厚く、単結晶島状領域１０′は半導体層
の厚みが薄くなっている。
導体層の厚みが厚く、単結晶島状領域１０′は半導体層
の厚みが薄くなっている。
この発明は、上記実施例に限らない。例えば、実施例１
．２において、半導体ウェハ素材に、表面が不純物高濃
度ｎ゛層であり、他が不純物低濃度層ｎ−層である素材
を用いるようにして、絶縁層分離基板の厚みの深い半導
体島状領域の底はｎ゛層で表面はｎ−層からなるように
してもよい。
．２において、半導体ウェハ素材に、表面が不純物高濃
度ｎ゛層であり、他が不純物低濃度層ｎ−層である素材
を用いるようにして、絶縁層分離基板の厚みの深い半導
体島状領域の底はｎ゛層で表面はｎ−層からなるように
してもよい。
また、実施例１では、厚みの薄い島状領域用個所表面の
幅狭のマスク部分を号イドエツチングにより選択的に除
去するようにし、たが、厚みの薄い島状領域用個所表面
の幅狭のマスク部分をサイドエツチング以外の処理で除
去してもよい。
幅狭のマスク部分を号イドエツチングにより選択的に除
去するようにし、たが、厚みの薄い島状領域用個所表面
の幅狭のマスク部分をサイドエツチング以外の処理で除
去してもよい。
〔発明の効果〕
請求項１．２記載の絶縁層分離基板用材料の製造方法で
は、厚みの薄い島状領域用個所を覆うマスクは予め除去
してから、厚みの薄い島状領域用個所を削るエツチング
処理を行うため、厚みの薄い半導体島状領域における半
導体層の厚み精度がよくなる。
は、厚みの薄い島状領域用個所を覆うマスクは予め除去
してから、厚みの薄い島状領域用個所を削るエツチング
処理を行うため、厚みの薄い半導体島状領域における半
導体層の厚み精度がよくなる。
請求項２記載の絶縁層分離基板用材料の製造方法では、
加えて、分離用溝形成のためのマスク形成およびマスク
の厚みの薄い島状領域用個所の表面のマスク部分の選択
除去が簡単に行えるため、製造が容易である。
加えて、分離用溝形成のためのマスク形成およびマスク
の厚みの薄い島状領域用個所の表面のマスク部分の選択
除去が簡単に行えるため、製造が容易である。
第１図は、第１実施例により絶縁層分離基板を得るとき
の様子を工程順にあられす断面図、第２図は、第２実施
例により絶縁層分離基板を得るときの様子を工程順にあ
られす断面図、第３図は、従来の方法により絶縁層分離
基板を得るときの様子を工程順にあられす断面図である
。
の様子を工程順にあられす断面図、第２図は、第２実施
例により絶縁層分離基板を得るときの様子を工程順にあ
られす断面図、第３図は、従来の方法により絶縁層分離
基板を得るときの様子を工程順にあられす断面図である
。
Claims (1)
- 【特許請求の範囲】 １ 表面に分離用溝を有し同表面全体が絶縁層で覆われ
溝と溝の間のウェハ表面と溝底部からの高さが複数種類
異なる半導体ウェハの前記表面上に支持体層が形成され
ている基板用材料に対して、前記半導体ウェハ側を前記
溝底部が露出するまで研磨して、前記支持体層上に電気
的に絶縁分離され厚みの異なる半導体島状領域を形成す
る方法に用いる前記基板用材料の製造方法において、半
導体ウェハ素材の表面を分離用溝形成のためのマスクで
覆っておいてエッチング処理を施すことにより分離用溝
を形成し、つぎに、前記厚みの厚い島状領域用個所の表
面はマスクで覆われ前記厚みの薄い島状領域用個所の表
面はマスクで覆われないように予めしておいて、前記厚
みの薄い島状領域用個所を選択的にウェハ素材表面から
所定の深さまでエッチング除去することを特徴とする絶
縁層分離基板用材料の製造方法。 ２ 分離用溝形成のためのマスクとして、厚みの薄い島
状領域用個所のマスク幅が厚みの厚い島状領域用個所の
マスク幅よりも狭くなっているマスクを用いるようにし
、分離用溝の形成後、半導体ウェハ素材表面にエッチン
グを施すことにより、マスクの前記厚みの薄い島状領域
用個所を覆う部分を選択的に除去する請求項１記載の絶
縁層分離基板用材料の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4342890A JPH03245552A (ja) | 1990-02-23 | 1990-02-23 | 絶縁層分離基板用材料の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4342890A JPH03245552A (ja) | 1990-02-23 | 1990-02-23 | 絶縁層分離基板用材料の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03245552A true JPH03245552A (ja) | 1991-11-01 |
Family
ID=12663429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4342890A Pending JPH03245552A (ja) | 1990-02-23 | 1990-02-23 | 絶縁層分離基板用材料の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03245552A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60147129A (ja) * | 1984-01-12 | 1985-08-03 | Nec Corp | 誘電体絶縁分離基板の製造方法 |
| JPS6336545A (ja) * | 1986-07-31 | 1988-02-17 | Nec Corp | 絶縁分離型半導体装置の製造方法 |
| JPH02295151A (ja) * | 1989-05-10 | 1990-12-06 | Oki Electric Ind Co Ltd | 誘電体分離基板の製造方法 |
-
1990
- 1990-02-23 JP JP4342890A patent/JPH03245552A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60147129A (ja) * | 1984-01-12 | 1985-08-03 | Nec Corp | 誘電体絶縁分離基板の製造方法 |
| JPS6336545A (ja) * | 1986-07-31 | 1988-02-17 | Nec Corp | 絶縁分離型半導体装置の製造方法 |
| JPH02295151A (ja) * | 1989-05-10 | 1990-12-06 | Oki Electric Ind Co Ltd | 誘電体分離基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62291940A (ja) | 半導体装置の製造方法 | |
| KR100605497B1 (ko) | 에스오아이 기판들을 제조하는 방법들, 이를 사용하여반도체 소자들을 제조하는 방법들 및 그에 의해 제조된반도체 소자들 | |
| JPH0590397A (ja) | シリコン・オン・インシユレータ構造体の製造方法 | |
| US5677232A (en) | Methods of fabricating combined field oxide/trench isolation regions | |
| KR20000028680A (ko) | 절연체 상 실리콘 기판 제조 방법 | |
| JPH05102297A (ja) | 半導体装置の製造方法 | |
| KR100209714B1 (ko) | 반도체소자의 격리막 및 이의 형성방법 | |
| KR0150998B1 (ko) | 이중 스토퍼를 이용한 소이 웨이퍼 제조방법 | |
| JPH08195436A (ja) | 半導体素子のコンタクトホール形成方法 | |
| KR20010045396A (ko) | 버즈 빅 현상을 이용한 이중막 실리콘 기판의 제조 방법 | |
| JPH0223628A (ja) | 半導体素子の製造方法 | |
| JPS5846171B2 (ja) | 半導体装置の製造方法 | |
| JPH0661343A (ja) | 半導体装置の製造方法 | |
| JP2883242B2 (ja) | 半導体装置の製造方法 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR100190036B1 (ko) | 반도체 소자의 분리 방법 | |
| JPH01214064A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| KR100459693B1 (ko) | 반도체 장치의 트렌치 소자분리방법 | |
| JPH0287547A (ja) | 絶縁層分離基板の製造方法 | |
| JPH1050824A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0230160A (ja) | 半導体装置 | |
| KR20000026363A (ko) | 트랜치형 소자분리막의 사이드 월 도핑 방법 | |
| KR20020002640A (ko) | 반도체소자의 소자분리막 형성방법 | |
| JPH01274448A (ja) | 素子分離領域の形成方法 | |
| JPH065694A (ja) | 半導体装置の製造方法 |