JPH02301839A - メモリダンプ機能を持つデータ処理装置 - Google Patents

メモリダンプ機能を持つデータ処理装置

Info

Publication number
JPH02301839A
JPH02301839A JP1123858A JP12385889A JPH02301839A JP H02301839 A JPH02301839 A JP H02301839A JP 1123858 A JP1123858 A JP 1123858A JP 12385889 A JP12385889 A JP 12385889A JP H02301839 A JPH02301839 A JP H02301839A
Authority
JP
Japan
Prior art keywords
dump
data processing
memory
processing
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1123858A
Other languages
English (en)
Other versions
JPH0551934B2 (ja
Inventor
Yoshiaki Fukaura
深浦 吉昭
Shosaku Furubayashi
古林 庄作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP1123858A priority Critical patent/JPH02301839A/ja
Publication of JPH02301839A publication Critical patent/JPH02301839A/ja
Publication of JPH0551934B2 publication Critical patent/JPH0551934B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 メモリ部に展開されたダンプ情報を外部記憶装置に格納
するメモリダンプ制御方式に関し、簡単な装置構成に従
って操作性よくダンプ処理を実行可能とすることを目的
とし、 ダンプ処理の実行を指定するリセットスイッチ手段と、
ダンプ処理の実行が指定されるときに、メモリ部のダン
プ情報をメモリ部の作業領域中の退避領域に退避するダ
ンプ情報退避処理部と、ダンプ処理の実行が指定される
ときに起動されて、ダンプコマンドを発行してからデー
タ処理の実行に入るデータ処理実行部と、データ処理実
行部により発行されるダンプコマンドに従って、ダンプ
情報退避処理部により退避されたダンプ情報を外部記憶
装置にダンプするダンプ処理部と、ダンプ処理部により
ダンプ処理が実行されたことを条件に、メモリ部の全メ
モリ領域の初期化処理を完了する初期化処理部とを備え
るよう構成する。
〔産業上の利用分野〕
本発明は、メモリ部に展開されたダンプ情報を外部記憶
装置に格納するメモリダンプ制御方式に関し、特に、簡
単な装置構成に従って操作ミスを招くことなくダンプ処
理を実行可能とするメモリダンプ制御方式に関するもの
である。
データ処理装置では、障害調査等の目的のために、内部
記憶の内容の一部を外部記憶装置に格納するダンプ処理
を実行することになる。このダンプ処理は、簡単な装置
構成に従って実行できるようにしていく必要があるとと
もに、ユーザが操作ミスを起こすことなく実行できるよ
うにしていく必要があるのである。
〔従来の技術〕
従来のデータ処理装置では、第7図に示すように、メモ
リダンプ処理の実行を指定するためのメモリダンプ用ス
イッチと、内部記憶の初期化処理の実行を指定するため
のりセットスイッチとを備えるよう構成して、ユーザが
メモリダンプ用スイッチをダンプモードに設定してから
り七ットスイッチをONすることでメモリダンプ処理の
実行の指定が実現されるよう構成するとともに、ユーザ
がメモリダンプ用スイッチをダンプモードに設定せずに
リセットスイッチをONすることで内部記憶の初期化処
理の実行の指定が実現されるよう構成していた。すなわ
ち、メモリダンプを行うためには、予めメモリダンプ用
スイッチをダンプモードに設定した後にリセットスイッ
チをONすることで、メモリの初期化を抑止しながらプ
ログラムのみを初期化するよう構成していたのである。
〔発明が解決しようとする課題〕
しかしながら、このような従来技術では、メモリダンプ
用スイッチとリセットスイッチという2つのスイッチが
必要になる。この2つのスイッチはデータ処理装置本体
の内部に実装されることになることから、2つも必要と
なるとデータ処理装置の実装が複雑になるとともにコス
ト高になってしまうという問題点があった。しかも、従
来技術では、ユーザがメモリダンプ処理の実行が必要で
あるのにもかかわらず誤ってリセットスイッチをONし
てしまうと、メモリが初期化されてしまうことでダンプ
情報を採取できなくなるという問題点もあったのである
本発明ばかがる事情に鑑みてなされたものであって、簡
単な装置構成に従って操作ミスを招くことなくダンプ処
理を実行可能とする新たなメモリダンプ制御方式の提供
を目的とするものである。
(課題を解決するための手段〕 第1図は本発明の原理構成図である。
図中、10は本発明を具備するデータ処理装置本体、3
0はフロッピィ等の外部記憶装置、40はリセットスイ
ッチ手段であって、リセット動作を指定するもの、11
はリセット動作検出部であって、リセットスイッチ手段
40の動作を検出するもの、12は内部記憶を構成する
メモリ部、]3はメモリ部12のダンプ情報格納領域で
あって、システム動作情報や動作ロギング等のダンプ情
報を格納する領域であるもの、14はメモリ部12の作
業領域中に設けられる退避領域であって、ダンプ情報格
納領域13のダンプ情報を一時的に退避させる領域であ
るもの、15はメモリ部12のリセソI・フラグ領域で
あって、リセットスイッチ手段40の動作に従ってセッ
トされることになるフラグを管理する領域であるもの、
】6はメモリ部12のメモリデータを処理するメモリデ
ータ処理部、17はダンプ情報退避処理部であって、ダ
ンプ情報格納領域13のダンプ情報を退避領域14に退
避するよう処理するもの、18は初期化処理部であって
、メモリ部12のメモリ領域の初期化処理を実行するも
の、19はリセットフラグ領域部であって、リセットフ
ラグ領域15のフラグのセット/リセット処理を実行す
るもの、20はデータ処理実行部であって、リセット動
作が指定されるときに起動されてデータ処理の実行に入
るもの、21はデータ処理実行部20のダンプコマンド
発行部であって、データ処理の実行に先立ってダンプコ
マンドを発行するもの、22はダンプ処理部であって、
発行されるダンプコマンドに従ってダンプ処理を実行す
るものである。なお、リセットフラグ領域15は、ダン
プ情報格納領域13に組み込む形式で備えることも可能
である。
〔作用〕
本発明では、リセットスイッチ手段40に従ってリセッ
ト動作が指定されると、リセット動作検出部11は、リ
セットフラグ領域15のフラグがリセットされているこ
とを確認してから、メモリデータ処理部16にリセット
動作の指定があることを通知する。この通知を受は取る
と、ダンプ情報退避処理部17ば、ダンプ情報格納領域
13のダンプ情tドを退避領域14に退避するとともに
、初期化処理部18は、退避領域14とす七ソトフラグ
領域15を除くメモリ部12のメモリ1;■域を初期化
するとともに、リセットフラグ領域15にフラグをセン
トする。
一方、リセット動作検出部11を介してリセソI・スイ
ッチ手段40のす七ソト動作の指定を受は取ると、デー
タ処理実行部20は、ダンプコマンド発行部21に従っ
て最初にダンプコマンドを発行してからデータ処理の実
行に入るべく処理する。
このダンプコマンドを受は取ると、ダンプ処理部22は
、リセットフラグ領域15のフラグが七ノドされている
ことを条件にして、退避領域14に退避されていたダン
プ情報を外部記41装置30に格納する処理を実行する
そして、ダンプ処理部22からダンプ処理の終了通知を
受は取ると、リセントフラグ処理部]9ば、リセソl”
フラグ領域】5のフラグをリセノI・するとともに、初
期化処理部18は、ダンプ情報が退避されている退避領
域14のメモリ領域を初期化する。この初期化処理に従
ってメモリ部12の初期化処理が完了することになるの
で、データ処理実行部20は、所定のデータ処理の実行
に入ることになる。
このように、本発明によれば、ユーザは1つのりセット
スイッチ手段40を動作させるだけで、メモリ部12の
ダンプ情報を外部記憶装置30にダンプできるようにな
るとともに、それに続けてデータ処理の再起動に入れる
ようになるのである。
そして、ユーザが誤ってリセットスイッチ手段40を続
けて動作させるようなことがあっても、リセット動作検
出部11は、リセットフラグ領域15のフラグがセット
されているときには、メモリデータ処理部16に対して
再度リセット動作の指定を通知しないようにするので誤
った処理が実行されることは起こらないのである。
〔実施例〕
以下、実施例に従って本発明の詳細な説明する。
第2図に、本発明を具備するデータ処理システムのシス
テム構成の一実施例を示す。図中、■は主データ処理装
置、2は主データ処理装置1が備えるリセットスイッチ
であって、第1図のりセットスイッチ手段40に相当す
るもの、3は主データ処理装置1が備えるマイクロプロ
セツサ、4は主データ処理装置1が備えるメモリ、5は
補助データ処理装置であって、主データ処理装置1が発
行するコマンドに従ってデータ処理を実行するもの、6
は補助データ処理装置5がflffiえるフロッピィで
あって、第1図の外部記41装置30に相当するもの、
7は補助データ処理装置5が備えるマイクロプロセツサ
、8は補助データ処理装置5が(Attえるメモリであ
る。主データ処理装置1と補助データ処理装置5は、例
えば同一のケースに収納されて所定のデータ処理を実行
することになる。
補助データ処理装置5は、リセットスイッチ2がONさ
れるときに、メモリ8に格納されているシステム動作情
報や動作ロギンダ情報からなるダンプ情報をフロッピィ
6にダンプするよう処理するとともに、メモリ8のメモ
リ領域を初期化してデータ処理の再起動に入るよう処理
することになる。第3図に、このメモリ8のメモリ構成
を示す。
図中、80がシステム動作情報や動作ロギング“情報の
だめの格納領域となっているダンプ情報領域、81がワ
ークエリアとなる作業領域、82が作業領域81に設け
られる退避領域である。ダンプ情報領域80が第1図の
ダンプ情報格納領域13に相当し、退避領域82が第1
図の退避領域14に相当するもので、第1図のりセット
フラグ領域15は、ダンプ情報領域80に組み込まれて
いる。
次に、第4図及び第5図に示すフローチャー1〜に従っ
て、本発明が実行するメモリダンプ処理について詳細に
説明する。ここで、第4図のフローチャートは、主デー
タ処理装置1が実行するフローチャー1・であり、第5
図のフローチャートは、補助データ処理装置5が実行す
るフローチャートである。
主データ処理装置1は、第4図のフローチャートのステ
ップ40で示すように、リセットスイッチ2がユーザに
よりONされることを検出するとプログラムの再起動要
求があると判断して、補助データ処理装置5に対して順
次コマンドを発行していくことでデータ処理を再起動す
るよう処理することになる。このコマンドの発行処理に
際して先ず最初に、ステップ41で、ダンプコマンI・
の発行指定があるのか否かを判断する。このステップ4
1でダンプコマンドの発行の指定があると判断するとき
には、ステップ42に進んで、補助データ処理装置5に
対してダンプコマンI・を発行し、続くステ、プ43で
、補助データ処理装置5からダンプコマンドの発行に伴
うダンプ処理の終了通知が戻されてくることを確認する
主データ処理装置1は、ダンプ処理の終了が通知される
か、ステップ41でダンプコマンドの発行の指定がない
と判断するときには、続くステップ44で、すべてのコ
マンドの発行を終了したのか否かを判断し、ずべ゛この
コマンドの発行を終了したと判断するときには、ステッ
プ45に進んで、補助データ処理装置5に対してデータ
処理の終了を通知して処理を終了する。一方、ステップ
44テすべてのコマンドの発行を終了していない色判断
するときには、ステップ46に進んで、補助データ処理
装置5に対して次のコマンドを発行し、続くステップ4
7で、補助データ処理装置5からコマンドの発行に伴う
データ処理の終了通知が戻されてくることを確認してか
ら、ステップ44に戻るよう処理することになる。
このようにメモリダンプを実行する場合は、本発明によ
れば、主データ処理装置1は、リセットスイッチ2がO
Nされると、補助データ処理装置5に対して直ちにデー
タ処理のためのコマンドを発行するのではなくて、先ず
最初に、ダンプコマンドを発行していくよう処理するの
である。
次に、第5図のフローチャートに従って、リセ・7トス
イソチ2がONされるときに実行されることになる補助
データ処理装置5の処理について説明する。
補助データ処理装置5は、第5図のフローチャー1−の
ステップ50で示すように、主データ処理装置1を介し
てリセットスイッチ2がONされることを検出すると、
次のステップ51で、ダンプ情報領域80のリセノ)−
フラグを検索することで、リセットフラグがONに七ノ
ドされているのか否かを判断する。第1図でも説明した
ように、ごのリセットフラグはリセソI・スイッチ2が
ONされることで、ダンプ処理のための準備が用意でき
たときにONにセットされることになる。従って、ユー
ザがリセットスイッチ2を続りてONするようなことが
なければ、この時点ではり七ソトフラグはOFFにリセ
ットされている。
ステップ51でリセットフラグかOFFにリセットされ
ていることを確認すると、補助データ処理装置5は、ス
テップ52に進んで、退避領域82を除いた作業領域8
1のメモリ領域を初g化し、次のステップ53で、ダン
プ情報領域80のダンプ情報を退避領域82に退避さセ
るとともに、続(ステップ54で、今度はダンプ情1i
fasU域80のメモリ領域を初期化する。そして、ス
テップ55で、リセットフラグをONに七ソトシて、次
のスチップ56で、主データ処理装置1からダンプコマ
ンドが発行されてくるのを待つよう処理する。
このダンプコマンドの待機状態のときにリセソI・スイ
ッチ2が誤ってONされることで、ステップ51でリセ
ノI・フラグがONにセットされていることが判断され
るようなことがあっても、ステップ52ないしステップ
55の処理を行うことなく直ちにステップ56の処理に
入るので、ダンプずべきダンプ情報を初期化処理によっ
て破壊してしまうというような不都合は起こらない。
ステップ56の待機処理に従って、主データ処理装置1
からコマンドが発行されてくることを確認すると、続(
ステップ57で、発行されたコマンドがダンプコマンド
か否かを判断する。第4図のフローチャー1・で説明し
たように、ダンプコマンドの発行の指定があるときには
主データ処理装置1から先ず最初にダンプコマンドが発
行されることになる。このステップ57でダンプコマン
ドが発行されてきたと判断するときには、補助データ処
理装置5は、ステップ58に進んで、退避領域82に退
避させであるダンプ情報をフロッピィ6にダンプする。
そして、次のステップ59で、リセットフラグをOFF
にリセソI・し、続くステップ60で、退避領域82の
メモリ領域を初jlJl化してから、次のステップ61
で、主データ処理装置1に対してダンプ処理の終了を通
知する。このようにして、補助データ処理装置5は、ダ
ンプ情報のダンプ処理を終了するとともに、メモリ8の
全メモリ領域の初期化処理を終了することでプログラム
の再起動処理に入れることになる。
すなわち、補助データ処理装置5は、主データ処理装置
1からデータ処理の終了通知を受けない間は、ステップ
62て、主データ処理装置1からのコマンドの発行を待
機し、次のステップ63で、発行されるコマンドのコマ
ンド処理を実行し、続くステップ64て、主データ処理
装置1に対してコマンド処理の終了を通知していくこと
を繰り返しながら、再起動されたデータ処理を実行して
いくことになる。
なお、主データ処理装置1がダンプコマンドを発行しな
いとき、すなわちダンプ処理の指定がないときには、ス
テップ58には進まずにステップ66に進んで、リセッ
トフラグをOFFにリセットするとともに、続(ステッ
プ67で、退避領域82のメモリ領域を初期化してから
ステップ63の処理に入ることになる。
第6図に、以上に説明した本発明の処理内容を図式化し
て示す。
[発明の効果〕 以上説明したように、本発明によれば、ユーザは1つの
り七ットスイッチを動作させるだげで、ダンプ処理を実
行できるようになるとともに、それに続けてデータ処理
の再起動に入れるようになる。これから、操作ミスをな
くすことができるようになるとともに、データ処理装置
の実装が簡単にできてローコスト化も実現できる。しか
も、リセットスイッチを複数回ONするようなことがあ
っても、誤った処理が実行されることもないのである。
【図面の簡単な説明】
第1図は本発明の原理構成図、 第2図は本発明に係るデータ処理システムのシステム構
成の一実施例、 第3図は補助データ処理装置のメモリのメモリ構成図、 第4図及び第5図は本発明が実行するフローチャー1・
、 第6図は本発明の処理内容の説明図、 第7図は従来技術の説明図である。 図中、1は主データ処理装置、2はリセットスイッチ、
5は補助データ処理装置、6はフ1コツビイ、11はり
七ッI〜動作検出部、12ばメモリ部、16はメモリデ
ータ処理部、20はデータ処理実行部、21はダンプコ
マンド発行部、22はダンプ処理部、30は外部記jQ
装置、40はリセットスイッチ手段である。

Claims (1)

  1. 【特許請求の範囲】 メモリ部(12)に展開されたダンプ情報を外部記憶装
    置(30)に格納するメモリダンプ制御方式において、 ダンプ処理の実行を指定するリセットスイッチ手段(4
    0)と、 該リセットスイッチ手段(40)によりダンプ処理の実
    行が指定されるときに、上記メモリ部(12)のダンプ
    情報を上記メモリ部(12)の作業領域中の退避領域に
    退避するダンプ情報退避処理部(17)と、上記リセッ
    トスイッチ手段(40)によりダンプ処理の実行が指定
    されるときに起動されて、ダンプコマンドを発行してか
    らデータ処理の実行に入るデータ処理実行部(20)と
    、 該データ処理実行部(20)により発行されるダンプコ
    マンドに従って、上記ダンプ情報退避処理部(17)に
    より退避されたダンプ情報を上記外部記憶装置(30)
    にダンプするダンプ処理部(22)と、該ダンプ処理部
    (22)によりダンプ処理が実行されたことを条件に、
    上記メモリ部(12)の全メモリ領域の初期化処理を完
    了する初期化処理部(18)とを備えることを、 特徴とするメモリダンプ制御方式。
JP1123858A 1989-05-17 1989-05-17 メモリダンプ機能を持つデータ処理装置 Granted JPH02301839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1123858A JPH02301839A (ja) 1989-05-17 1989-05-17 メモリダンプ機能を持つデータ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1123858A JPH02301839A (ja) 1989-05-17 1989-05-17 メモリダンプ機能を持つデータ処理装置

Publications (2)

Publication Number Publication Date
JPH02301839A true JPH02301839A (ja) 1990-12-13
JPH0551934B2 JPH0551934B2 (ja) 1993-08-04

Family

ID=14871136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1123858A Granted JPH02301839A (ja) 1989-05-17 1989-05-17 メモリダンプ機能を持つデータ処理装置

Country Status (1)

Country Link
JP (1) JPH02301839A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007087263A (ja) * 2005-09-26 2007-04-05 Nec Corp ミラーメモリ構成のコンピュータシステムにおけるダンプ方法、ダンプ制御機構、およびダンププログラム
JP2015082279A (ja) * 2013-10-24 2015-04-27 富士通株式会社 情報処理装置、情報収集方法および情報収集プログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554677A (en) * 1978-06-28 1980-01-14 Fujitsu Ltd Main memory dump system
JPS58181160A (ja) * 1982-04-16 1983-10-22 Nec Corp 緊急動作制御方式
JPS6091459A (ja) * 1983-10-24 1985-05-22 Fujitsu Ltd デ−タ処理装置
JPS62137627A (ja) * 1985-12-11 1987-06-20 Nec Corp メモリダンプ方式
JPS63310040A (ja) * 1987-06-11 1988-12-19 Hitachi Ltd デ−タ採取方式

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554677A (en) * 1978-06-28 1980-01-14 Fujitsu Ltd Main memory dump system
JPS58181160A (ja) * 1982-04-16 1983-10-22 Nec Corp 緊急動作制御方式
JPS6091459A (ja) * 1983-10-24 1985-05-22 Fujitsu Ltd デ−タ処理装置
JPS62137627A (ja) * 1985-12-11 1987-06-20 Nec Corp メモリダンプ方式
JPS63310040A (ja) * 1987-06-11 1988-12-19 Hitachi Ltd デ−タ採取方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007087263A (ja) * 2005-09-26 2007-04-05 Nec Corp ミラーメモリ構成のコンピュータシステムにおけるダンプ方法、ダンプ制御機構、およびダンププログラム
JP2015082279A (ja) * 2013-10-24 2015-04-27 富士通株式会社 情報処理装置、情報収集方法および情報収集プログラム

Also Published As

Publication number Publication date
JPH0551934B2 (ja) 1993-08-04

Similar Documents

Publication Publication Date Title
JPH11353048A (ja) 電子機器の節電モード移行制御方法、電子機器及び節電モード移行制御手順を記録した記録媒体
JPH02301839A (ja) メモリダンプ機能を持つデータ処理装置
JPS60243747A (ja) システム・プログラム再立上げ方式
JPH03219333A (ja) 待機二重系装置
JP2872008B2 (ja) コンピュータシステムおよびそのシステム縮退運転実現方法
JPH03225434A (ja) ジョブ再起動方式
JPH0410654B2 (ja)
JPS6238955A (ja) 計算機システムにおける主記憶部自動退避・自動再稼動方式
JPH03229331A (ja) 情報処理装置
JPH11265292A (ja) Iplにおける代替パスおよび二重化によるロードボリュームi/o制御管理方式
JP2849780B2 (ja) 計算機システム
JPH05250197A (ja) 自律系構成回路の制御方式
JPH08272653A (ja) フリーズ処理システム
JP2581019B2 (ja) シーケンスプログラムのデバッグ方法
JPH0517743U (ja) 二重化計算機システム
JPH05341967A (ja) システム起動制御装置
JPS61226820A (ja) 復電によるデ−タ処理再開方式
JPS6083150A (ja) 主記憶情報採取方法
JPS6367615A (ja) 自動運転時における電源制御方式
JPH01234932A (ja) プログラム判別方式
JPS59218565A (ja) 運転フアイル複写方式
JPS61255440A (ja) プログラム中断制御方式
JPH05158580A (ja) 情報処理装置
JPH02226344A (ja) 計算機システム
JPS6053887B2 (ja) 情報処理システム

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees