JPH0230384B2 - Supatsutahohooyobisochi - Google Patents
SupatsutahohooyobisochiInfo
- Publication number
- JPH0230384B2 JPH0230384B2 JP7095485A JP7095485A JPH0230384B2 JP H0230384 B2 JPH0230384 B2 JP H0230384B2 JP 7095485 A JP7095485 A JP 7095485A JP 7095485 A JP7095485 A JP 7095485A JP H0230384 B2 JPH0230384 B2 JP H0230384B2
- Authority
- JP
- Japan
- Prior art keywords
- sample
- inflow current
- current
- anode
- inflow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004544 sputter deposition Methods 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 13
- 239000010408 film Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000006837 decompression Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005405 multipole Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Physical Vapour Deposition (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、スパツタ方法及び装置に関するもの
である。
である。
〔発明の背景〕
カソードであるターゲツトの近傍に設けたアノ
ードに、試料へのスパツタ成膜中に該スパツタ成
膜の効率を考慮して直流バイアス電圧を印加する
技術が、例えば、John L.Vossen他、「薄膜プロ
セス（Thin Film Processes）」、Acadenic
Press発行、1978年、P.116〜120に記載されてい
る。
ードに、試料へのスパツタ成膜中に該スパツタ成
膜の効率を考慮して直流バイアス電圧を印加する
技術が、例えば、John L.Vossen他、「薄膜プロ
セス（Thin Film Processes）」、Acadenic
Press発行、1978年、P.116〜120に記載されてい
る。
しかし、この技術では、アノードバイアス電圧
を制御することで、スパツタ成膜される試料への
流入電流を制御するといつた認識を有していな
い。
を制御することで、スパツタ成膜される試料への
流入電流を制御するといつた認識を有していな
い。
本発明の目的は、スパツタ成膜される試料への
流入電流をアノードバイアス電圧によりダメージ
を最も小さく抑制できる流入電流に制御すること
で、ダメージの少ないスパツタ成膜を行うことが
できるスパツタ方法及び装置を提供することにあ
る。
流入電流をアノードバイアス電圧によりダメージ
を最も小さく抑制できる流入電流に制御すること
で、ダメージの少ないスパツタ成膜を行うことが
できるスパツタ方法及び装置を提供することにあ
る。
本発明は、スパツタ方法を、スパツタ成膜され
る試料への流入電流を検出する工程と、前記試料
への流入電流を設定する工程と、前記検出された
流入電流と前記設定された流入電流との偏差に応
じてアノードに印加されるバイアス電圧を変化さ
せ前記試料への流入電流を前記設定された流入電
流に制御する工程とを有するものとし、スパツタ
装置を、減圧排気されガスが供給される真空室
と、該真空室内のターゲツトが接続されるスパツ
タ電源と、前記ターゲツトの近傍に設けられたア
ノードが接続されるアノードバイアス電源と、前
記真空室内の試料ホルダが接続される電流検出手
段と、前記試料ホルダに設置されスパツタ成膜さ
れる試料への流入電流を設定する流入電流設定手
段と、前記電流検出手段での検出値と前記流入電
流設定手段での設定値とが入力され該設定値と前
記検出値との関係により制御信号を前記アノード
バイアス電源に出力する制御手段とを具備したも
のとし、スパツタ成膜される試料への流入電流を
アノードバイアス電圧によりダメージを最も小さ
く抑制できる流入電流に制御しようとしたもので
ある。
る試料への流入電流を検出する工程と、前記試料
への流入電流を設定する工程と、前記検出された
流入電流と前記設定された流入電流との偏差に応
じてアノードに印加されるバイアス電圧を変化さ
せ前記試料への流入電流を前記設定された流入電
流に制御する工程とを有するものとし、スパツタ
装置を、減圧排気されガスが供給される真空室
と、該真空室内のターゲツトが接続されるスパツ
タ電源と、前記ターゲツトの近傍に設けられたア
ノードが接続されるアノードバイアス電源と、前
記真空室内の試料ホルダが接続される電流検出手
段と、前記試料ホルダに設置されスパツタ成膜さ
れる試料への流入電流を設定する流入電流設定手
段と、前記電流検出手段での検出値と前記流入電
流設定手段での設定値とが入力され該設定値と前
記検出値との関係により制御信号を前記アノード
バイアス電源に出力する制御手段とを具備したも
のとし、スパツタ成膜される試料への流入電流を
アノードバイアス電圧によりダメージを最も小さ
く抑制できる流入電流に制御しようとしたもので
ある。
スパツタ成膜される試料への流入電流には、イ
オン電流と電子電流とがあり、試料への実際の流
入電流は、イオン電流と電子電流との合成電流で
ある。この流入電流の大きさによつては試料がダ
メージを受けるようになる。この流入電流は、ス
パツタガス圧やスパツタ電流等のスパツタ成膜条
件の変化により変化すると共に、例えば、第１図
に示すように、アノードバイアス電圧の変化によ
つても変化する。つまり、第１図で、アノードバ
イアス電圧が低い場合は、電子電流が過大とな
り、逆にアノードバイアス電圧が高い場合は、イ
オン電流が過大となり、この間に、流入電流を０
にできるアノードバイアス電圧が存在する。つま
り、上記したように、試料への流入電流は、スパ
ツタ成膜条件によつて変化する訳であるが、この
変化する流入電流をアノードバイアス電圧制御に
よりスパツタ成膜条件によらず独立に制御するこ
とができる。
オン電流と電子電流とがあり、試料への実際の流
入電流は、イオン電流と電子電流との合成電流で
ある。この流入電流の大きさによつては試料がダ
メージを受けるようになる。この流入電流は、ス
パツタガス圧やスパツタ電流等のスパツタ成膜条
件の変化により変化すると共に、例えば、第１図
に示すように、アノードバイアス電圧の変化によ
つても変化する。つまり、第１図で、アノードバ
イアス電圧が低い場合は、電子電流が過大とな
り、逆にアノードバイアス電圧が高い場合は、イ
オン電流が過大となり、この間に、流入電流を０
にできるアノードバイアス電圧が存在する。つま
り、上記したように、試料への流入電流は、スパ
ツタ成膜条件によつて変化する訳であるが、この
変化する流入電流をアノードバイアス電圧制御に
よりスパツタ成膜条件によらず独立に制御するこ
とができる。
以下、本発明の一実施例を第２図により説明す
る。
る。
第２図で、減圧排気系（図示省略）とガス供給
系（図示省略）とが連結された真空室１０の、こ
の場合、底壁の一部をなして、例えば、マグネト
ロン電極２０が設けられている。真空室１０とマ
グネトロン電極２０とは、絶縁材３０により電気
的に絶縁されている。マグネトロン電極２０は、
カソードであるターゲツト２１とマグネトロン放
電用の磁石２２とアノード２３とで構成されてい
る。ターゲツト２１は、真空室１０内でその頂壁
に対向して配置されている。磁石２２は、真空室
１０内と反対側の位置でターゲツト２１の下部に
設けられている。アノード２３は、ターゲツト２
１の周囲で絶縁材３０に設けられている。真空室
１０外には、スパツタ電源４０とアノードバイア
ス電源４１とが設置されている。ターゲツト２１
は、負電圧印加可能にスパツタ電源４０に接続さ
れている。スパツタ電源４０の正電位側は接地さ
れている。アノード２３は、正電圧印加可能に導
入端子５０を介してアノードバイアス電源４１に
接続されている。アノードバイアス電源４１の負
電位側は接地されている。真空室１０の頂壁に
は、真空室１０内で試料設置面をターゲツト２１
に対向させて試料ホルダ６０が設けられている。
真空室１０と試料ホルダ６０とは、絶縁材３１に
より電気的に絶縁されている。流入電流検出手段
７０は、例えば、流入電流を検出すると共に検出
された流入電流を該電流当りの電圧に変換して該
電圧を検出値として出力する機能を有している。
流入電流検出手段７０は、真空室１０外に設置さ
れている。試料ホルダ６０は、流入電流検出手段
７０に接続されている。流入電流設定手段８０
は、この場合、ダメージの少ないスパツタ成膜を
行うのに必要な流入電流を該電流当りの電圧とし
該電圧を設定値として出力する機能を有してい
る。流入電流設定手段８０は、真空室１０外に設
置されている。制御手段９０は、真空室１０外に
設置されている。制御手段９０には、流入電流検
出手段７０と流入電流設定手段８０とが接続さ
れ、アノードバイアス電源４１が接続されてい
る。制御手段９０は、この場合、流入電流検出手
段７０での検出値と流入電流設定手段８０での設
定値との関係、つまり、偏差を演算し該演算結果
により流入電流検出手段７０で検出される流入電
流が、流入電流設定手段８０で設定された流入電
流つまりダメージの少ないスパツタ成膜を行うの
に必要な流入電流に制御されるようにアノードバ
イアス電源４１からアノード２３に印加されるア
ノードバイアス電圧を変化させる制御信号を出力
する機能を有している。なお、真空室１０は、接
地されている。
系（図示省略）とが連結された真空室１０の、こ
の場合、底壁の一部をなして、例えば、マグネト
ロン電極２０が設けられている。真空室１０とマ
グネトロン電極２０とは、絶縁材３０により電気
的に絶縁されている。マグネトロン電極２０は、
カソードであるターゲツト２１とマグネトロン放
電用の磁石２２とアノード２３とで構成されてい
る。ターゲツト２１は、真空室１０内でその頂壁
に対向して配置されている。磁石２２は、真空室
１０内と反対側の位置でターゲツト２１の下部に
設けられている。アノード２３は、ターゲツト２
１の周囲で絶縁材３０に設けられている。真空室
１０外には、スパツタ電源４０とアノードバイア
ス電源４１とが設置されている。ターゲツト２１
は、負電圧印加可能にスパツタ電源４０に接続さ
れている。スパツタ電源４０の正電位側は接地さ
れている。アノード２３は、正電圧印加可能に導
入端子５０を介してアノードバイアス電源４１に
接続されている。アノードバイアス電源４１の負
電位側は接地されている。真空室１０の頂壁に
は、真空室１０内で試料設置面をターゲツト２１
に対向させて試料ホルダ６０が設けられている。
真空室１０と試料ホルダ６０とは、絶縁材３１に
より電気的に絶縁されている。流入電流検出手段
７０は、例えば、流入電流を検出すると共に検出
された流入電流を該電流当りの電圧に変換して該
電圧を検出値として出力する機能を有している。
流入電流検出手段７０は、真空室１０外に設置さ
れている。試料ホルダ６０は、流入電流検出手段
７０に接続されている。流入電流設定手段８０
は、この場合、ダメージの少ないスパツタ成膜を
行うのに必要な流入電流を該電流当りの電圧とし
該電圧を設定値として出力する機能を有してい
る。流入電流設定手段８０は、真空室１０外に設
置されている。制御手段９０は、真空室１０外に
設置されている。制御手段９０には、流入電流検
出手段７０と流入電流設定手段８０とが接続さ
れ、アノードバイアス電源４１が接続されてい
る。制御手段９０は、この場合、流入電流検出手
段７０での検出値と流入電流設定手段８０での設
定値との関係、つまり、偏差を演算し該演算結果
により流入電流検出手段７０で検出される流入電
流が、流入電流設定手段８０で設定された流入電
流つまりダメージの少ないスパツタ成膜を行うの
に必要な流入電流に制御されるようにアノードバ
イアス電源４１からアノード２３に印加されるア
ノードバイアス電圧を変化させる制御信号を出力
する機能を有している。なお、真空室１０は、接
地されている。
第２図で、試料１００が真空室１０内に搬入さ
れる。この試料１００は、試料ホルダ６０の試料
設置面に設置される。これにより、試料１００の
膜形成面は、ターゲツト２１と対向した状態にな
る。一方、真空室１０内は、減圧排気系により所
定圧力まで減圧排気される。その後、真空室１０
内には、ガス供給系よりAr等のガスが供給され、
これと共に、減圧排気系の作動により真空室１０
内は所定のスパツタガス圧に調整されて保持され
る。次いで、スパツタ電源４０よりターゲツト２
１に所定のスパツタ電圧が印加される。このスパ
ツタ電圧の印加と磁石２２の作動によりターゲツ
ト２１の表面にはマグネトロン放電が発生する。
この放電によりガスはイオン化される。このイオ
ンは、ターゲツト２１に衝突し、ターゲツト２１
からはスパツタ粒子が放出される。このスパツタ
粒子は、試料１００の膜形成面に到達し、これに
より試料１００の膜形成面には、スパツタ成膜さ
れる。この際、試料１００には、電流が流入す
る。この試料１００への流入電流と該流入電流に
よるダメージとの間には、試料１００に応じて
種々の関係が存在する。即ち、流入電流を０とす
ることでダメージを最も小さく抑制できる場合
も、また、そうでない場合もある。したがつて、
流入電流設定手段８０では、ダメージを最も小さ
く抑制できる流入電流が設定され、この流入電流
に対応する電圧は設定値として制御手段９０に出
力される。一方、試料１００への流入電流は試料
ホルダ６０を介して流入電流検出手段７０で検出
され、この流入電流に対応する電圧は検出値とし
て制御手段９０に出力される。このようにして制
御手段９０に入力された検出値と設定値とは、制
御手段９０でその偏差を演算された該演算結果に
よつて上記の制御信号がアノードバイアス電源４
１に出力される。例えば、第１図において、ダメ
ージを最も小さく抑制できる流入電流を0Aとし、
流入電流検出手段７０で検出された試料１００へ
の流入電流をI1Aとし、この場合のアノードバイ
アス電圧をE1Vとすると、流入電流設定手段８０
では、流入電流として0Aが設定され、0Aに対応
する電圧が設定値として制御手段９０に出力され
る。一方、試料１００への流入電流I1Aに対応す
る電圧が検出値として制御手段９０に出力され
る。この場合の検出値は設定値よりも小さくな
り、したがつて、アノードバイアス電圧は、アノ
ードバイアス電圧E1Vよりも大きくなる方向つま
り試料１００への流入電流をI1Aから0Aに制御す
るために、この0Aに対応するアノードバイアス
電圧E2Vに変化させられる。
れる。この試料１００は、試料ホルダ６０の試料
設置面に設置される。これにより、試料１００の
膜形成面は、ターゲツト２１と対向した状態にな
る。一方、真空室１０内は、減圧排気系により所
定圧力まで減圧排気される。その後、真空室１０
内には、ガス供給系よりAr等のガスが供給され、
これと共に、減圧排気系の作動により真空室１０
内は所定のスパツタガス圧に調整されて保持され
る。次いで、スパツタ電源４０よりターゲツト２
１に所定のスパツタ電圧が印加される。このスパ
ツタ電圧の印加と磁石２２の作動によりターゲツ
ト２１の表面にはマグネトロン放電が発生する。
この放電によりガスはイオン化される。このイオ
ンは、ターゲツト２１に衝突し、ターゲツト２１
からはスパツタ粒子が放出される。このスパツタ
粒子は、試料１００の膜形成面に到達し、これに
より試料１００の膜形成面には、スパツタ成膜さ
れる。この際、試料１００には、電流が流入す
る。この試料１００への流入電流と該流入電流に
よるダメージとの間には、試料１００に応じて
種々の関係が存在する。即ち、流入電流を０とす
ることでダメージを最も小さく抑制できる場合
も、また、そうでない場合もある。したがつて、
流入電流設定手段８０では、ダメージを最も小さ
く抑制できる流入電流が設定され、この流入電流
に対応する電圧は設定値として制御手段９０に出
力される。一方、試料１００への流入電流は試料
ホルダ６０を介して流入電流検出手段７０で検出
され、この流入電流に対応する電圧は検出値とし
て制御手段９０に出力される。このようにして制
御手段９０に入力された検出値と設定値とは、制
御手段９０でその偏差を演算された該演算結果に
よつて上記の制御信号がアノードバイアス電源４
１に出力される。例えば、第１図において、ダメ
ージを最も小さく抑制できる流入電流を0Aとし、
流入電流検出手段７０で検出された試料１００へ
の流入電流をI1Aとし、この場合のアノードバイ
アス電圧をE1Vとすると、流入電流設定手段８０
では、流入電流として0Aが設定され、0Aに対応
する電圧が設定値として制御手段９０に出力され
る。一方、試料１００への流入電流I1Aに対応す
る電圧が検出値として制御手段９０に出力され
る。この場合の検出値は設定値よりも小さくな
り、したがつて、アノードバイアス電圧は、アノ
ードバイアス電圧E1Vよりも大きくなる方向つま
り試料１００への流入電流をI1Aから0Aに制御す
るために、この0Aに対応するアノードバイアス
電圧E2Vに変化させられる。
本実施例では、スパツタ成膜される試料への流
入電流をスパツタ成膜条件によらずアノードバイ
アス電圧を変化させることで、ダメージを最も小
さく抑制できる流入電流に制御できるため、ダメ
ージの少ないスパツタ成膜を行うことができる。
入電流をスパツタ成膜条件によらずアノードバイ
アス電圧を変化させることで、ダメージを最も小
さく抑制できる流入電流に制御できるため、ダメ
ージの少ないスパツタ成膜を行うことができる。
なお、本実施例では、マグネトロンスパツタ技
術を例にとり説明したが、この他に、直流多極ス
パツタ技術等の他のスパツタ技術であつても本発
明を実施する上での障害はない。また、検出され
た流入電流を検出値とし、設定された流入電流を
設定値として制御手段に入力し、試料への流入電
流をダメージを最も小さく抑制できる流入電流に
アノードバイアス電圧により制御するようにして
も勿論良い。
術を例にとり説明したが、この他に、直流多極ス
パツタ技術等の他のスパツタ技術であつても本発
明を実施する上での障害はない。また、検出され
た流入電流を検出値とし、設定された流入電流を
設定値として制御手段に入力し、試料への流入電
流をダメージを最も小さく抑制できる流入電流に
アノードバイアス電圧により制御するようにして
も勿論良い。
本発明は、以上説明したように、スパツタ成膜
される試料への流入電流をアノードバイアス電圧
によりダメージを最も小さく抑制できる流入電流
に制御できるので、ダメージの少ないスパツタ成
膜を行うことができるという効果がある。
される試料への流入電流をアノードバイアス電圧
によりダメージを最も小さく抑制できる流入電流
に制御できるので、ダメージの少ないスパツタ成
膜を行うことができるという効果がある。
第１図は、本発明者が得た試料への流入電流と
アノードバイアス電圧との関係の一例を示す模式
図、第２図は、本発明を実施したスパツタ装置の
一例を示す構成図である。 １０……真空室、２１……ターゲツト、２３…
…アノード、４０……スパツタ電源、４１……ア
ノードバイアス電源、６０……試料ホルダ、７０
……流入電流検出手段、８０……流入電流設定手
段、９０……制御手段。
アノードバイアス電圧との関係の一例を示す模式
図、第２図は、本発明を実施したスパツタ装置の
一例を示す構成図である。 １０……真空室、２１……ターゲツト、２３…
…アノード、４０……スパツタ電源、４１……ア
ノードバイアス電源、６０……試料ホルダ、７０
……流入電流検出手段、８０……流入電流設定手
段、９０……制御手段。
Claims (1)
- 【特許請求の範囲】 １ スパツタ成膜される試料への流入電流を検出
する工程と、前記試料への流入電流を設定する工
程と、前記検出された流入電流と前記設定された
流入電流との偏差に応じてアノードに印加される
バイアス電圧を変化させ前記試料への流入電流を
前記設定された流入電流に制御する工程とを有す
ることを特徴とするスパツタ方法。 ２ 減圧排気されガスが供給される真空室と、該
真空室内のターゲツトが接続されるスパツタ電源
と、前記ターゲツトの近傍に設けられたアノード
が接続されるアノードバイアス電源と、前記真空
室内の試料ホルダが接続される電流検出手段と、
前記試料ホルダに設置されスパツタ成膜される試
料への流入電流を設定する流入電流設定手段と、
前記電流検出手段での検出値と前記流入電流設定
手段での設定値とが入力され該設定値と前記検出
値との関係により制御信号を前記アノードバイア
ス電源に出力する制御手段とを具備したことを特
徴とするスパつタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7095485A JPH0230384B2 (ja) | 1985-04-05 | 1985-04-05 | Supatsutahohooyobisochi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7095485A JPH0230384B2 (ja) | 1985-04-05 | 1985-04-05 | Supatsutahohooyobisochi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61231172A JPS61231172A (ja) | 1986-10-15 |
| JPH0230384B2 true JPH0230384B2 (ja) | 1990-07-05 |
Family
ID=13446413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7095485A Expired - Lifetime JPH0230384B2 (ja) | 1985-04-05 | 1985-04-05 | Supatsutahohooyobisochi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0230384B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5316645A (en) * | 1990-08-07 | 1994-05-31 | Canon Kabushiki Kaisha | Plasma processing apparatus |
| DE19754821A1 (de) * | 1997-04-14 | 1998-10-15 | Cemecon Ceramic Metal Coatings | Verfahren und Vorrichtung für eine PVD-Beschichtung |
| JP3944341B2 (ja) * | 2000-03-28 | 2007-07-11 | 株式会社東芝 | 酸化物エピタキシャル歪格子膜の製造法 |
| WO2009044473A1 (ja) * | 2007-10-04 | 2009-04-09 | Canon Anelva Corporation | 高周波スパッタリング装置 |
-
1985
- 1985-04-05 JP JP7095485A patent/JPH0230384B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61231172A (ja) | 1986-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2695362B2 (ja) | 基板にコーティングするための方法及び装置 | |
| KR850008361A (ko) | 마그네트론 스퍼터기 제어용 장치 및 방법 | |
| JPH1161401A (ja) | スパッタリング方法及び装置 | |
| JPH0230384B2 (ja) | Supatsutahohooyobisochi | |
| JP3368695B2 (ja) | イオン源 | |
| US6346176B1 (en) | Method of depositing thin films | |
| JPS5825742B2 (ja) | プラズマエッチング処理方法及び処理装置 | |
| JP2836072B2 (ja) | スパッタリング装置 | |
| JPH0699799B2 (ja) | 真空蒸着方法 | |
| JP2002020865A (ja) | スパッタ装置並びにスパッタ支援装置及びスパッタ制御方法 | |
| JPH0211781A (ja) | ドライエッチング装置 | |
| JPH0452288A (ja) | エッチング装置 | |
| JPS63109164A (ja) | マグネトロンスパツタ装置 | |
| JPS61210190A (ja) | 薄膜形成装置 | |
| JPS6070174A (ja) | スパッタリング装置 | |
| JP3937272B2 (ja) | スパッタ装置及びスパッタ方法 | |
| JPS62108440A (ja) | 微細加工装置 | |
| JP3038828B2 (ja) | プラズマ処理方法 | |
| JP2976382B2 (ja) | スパッタリング方法及びスパッタリング装置 | |
| JPS6353263A (ja) | Ｄｃマグネトロンスパツタ装置 | |
| JPH0250958A (ja) | スパッタリング法による成膜装置 | |
| JPS5845379A (ja) | 高速スパッタ装置 | |
| JPS6041147B2 (ja) | スパツタ装置 | |
| JPH0426781A (ja) | プラズマ処理方法およびその装置 | |
| JPS63125676A (ja) | スパツタリング成膜法 |