JPH02306659A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02306659A JPH02306659A JP12812589A JP12812589A JPH02306659A JP H02306659 A JPH02306659 A JP H02306659A JP 12812589 A JP12812589 A JP 12812589A JP 12812589 A JP12812589 A JP 12812589A JP H02306659 A JPH02306659 A JP H02306659A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- data bus
- macro
- computer function
- function cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、標準セル方式集積回路におけるコンピュータ
機能セル及びマクロ機能セルのデータバス端子の配置に
・関するものである。
機能セル及びマクロ機能セルのデータバス端子の配置に
・関するものである。
〔従来の技術１
従来の標準セル方式集積回路のコンピュータ機能セル及
びマクロ機能セルのデータバス端子は、セル外周の一辺
にあるか、対辺にもデータバス端子が存在しても全ての
端子が対象には配置されていなかった。
びマクロ機能セルのデータバス端子は、セル外周の一辺
にあるか、対辺にもデータバス端子が存在しても全ての
端子が対象には配置されていなかった。
［発明が解決しようとする課題］
しかし、前述の従来技術ではコンピュータ機能セル及び
マクロ機能セルの配置は集積回路チップ内のデータバス
の配置によりレイアウト効率が大きく影響されていた。
マクロ機能セルの配置は集積回路チップ内のデータバス
の配置によりレイアウト効率が大きく影響されていた。
すなわち集積回路チップの中央部に直線にデータバスを
配置し、その両側にコンピュータ機能セル及びマクロ（
幾能セルを配置していた。
配置し、その両側にコンピュータ機能セル及びマクロ（
幾能セルを配置していた。
このためマクロ機能セルの数が多くなるとデータバスを
コの字に曲げて配置する必要が生じ集積回路チップ内に
占めるデータバス配線領域が増大するとともにレイアウ
トの自由度が制限されるという問題点を有していた。そ
こで本発明はこのような問題点を解決するもので、その
目的とするところは効率の良い集積回路チップのレイア
ウトを行なえるコンピュータ機能セル及びマクロ機能セ
ルを提供することにある。
コの字に曲げて配置する必要が生じ集積回路チップ内に
占めるデータバス配線領域が増大するとともにレイアウ
トの自由度が制限されるという問題点を有していた。そ
こで本発明はこのような問題点を解決するもので、その
目的とするところは効率の良い集積回路チップのレイア
ウトを行なえるコンピュータ機能セル及びマクロ機能セ
ルを提供することにある。
本発明の半導体装置は、
ａ）標準セル方式集積回路において、
ｂ）構成されるセルとして、基本ゲートセルとコンピュ
ータ機能セルとコンピュータ機能セルのデータバスを入
出力信号とするマクロ機能セルを有し、 Ｃ）該コンピュータ機能セルとマクロ機能セルのデータ
バスの入出力端子はセルの外周の一辺に、セル基準座標
より一定間隔で配置され向い合う対辺にも対象に配置さ
れることを特徴とする。
ータ機能セルとコンピュータ機能セルのデータバスを入
出力信号とするマクロ機能セルを有し、 Ｃ）該コンピュータ機能セルとマクロ機能セルのデータ
バスの入出力端子はセルの外周の一辺に、セル基準座標
より一定間隔で配置され向い合う対辺にも対象に配置さ
れることを特徴とする。
［実 施 例］
以下、本発明の一実施例について説明する。
第１図は、標準セル方式集積回路チップの平面図である
６ ｌは集積回路チップ、２はパッド領域、３はコンピ
ュータ機能セル、４〜８は□マクロ機能セル、９は基本
ゲートセル領域、１０．１１はデータバスである。第２
図は、第１図におけるマクロ機能セルの拡大図である。
６ ｌは集積回路チップ、２はパッド領域、３はコンピ
ュータ機能セル、４〜８は□マクロ機能セル、９は基本
ゲートセル領域、１０．１１はデータバスである。第２
図は、第１図におけるマクロ機能セルの拡大図である。
１２はマクロ機能セル、１３はセル基準座標点、１４〜
２９はデータバス入出力端子である。
２９はデータバス入出力端子である。
データバス入出力端子は１４と２２．１５と２３、以下
同様に２１と２９までマクロ機能セルの上辺と下辺との
間は同一信号端子となっており、セル高さの小さいマク
ロ機能セルは、４．６のようにマクロ機能セルの上辺下
辺の入出力端子を利用して縦方向のデータバスを構成す
ることができる。データバス入出力端子をコンピュータ
機能セル及びマクロ機能セルの相対する二辺上に設ける
ことによりデータバス配線及びセルの配置に自由度が増
し最適レイアウトができる。
同様に２１と２９までマクロ機能セルの上辺と下辺との
間は同一信号端子となっており、セル高さの小さいマク
ロ機能セルは、４．６のようにマクロ機能セルの上辺下
辺の入出力端子を利用して縦方向のデータバスを構成す
ることができる。データバス入出力端子をコンピュータ
機能セル及びマクロ機能セルの相対する二辺上に設ける
ことによりデータバス配線及びセルの配置に自由度が増
し最適レイアウトができる。
［発明の効果〕
以上述べたようにこの発明によれば、コンピュータ機能
セル及びマクロ機能セルのデータバス端子は相対する二
辺上に存在するためデータバスを中心に両側にマクロ機
能セルを配置し、セル高さの小さいマクロ機能セルは縦
方向に容易にデータバスを接続することができデータバ
ス配線を複雑に折り曲げる必要がな（なり配線領域を有
効に使用でき最適な配置・配線が可能となる。
セル及びマクロ機能セルのデータバス端子は相対する二
辺上に存在するためデータバスを中心に両側にマクロ機
能セルを配置し、セル高さの小さいマクロ機能セルは縦
方向に容易にデータバスを接続することができデータバ
ス配線を複雑に折り曲げる必要がな（なり配線領域を有
効に使用でき最適な配置・配線が可能となる。
第１図は、標準セル方式集積回路チップの平面図である
。第２図は、マクロ機能セルの拡大図である。 １・・・・・・集積回路チップ ２・・・・・・パッド領域 ３・・・・・・コンピュータ機能セル ４〜８・・・・マクロ機能セル ９・・・・・・基本ゲートセル領域 １０．１１・・・データバス １２・・・・・・マクロ機能セル １３・・・・・・セル基準座標点 １４〜２９・・・データバス入出力端予め１１囚 ８２１量
。第２図は、マクロ機能セルの拡大図である。 １・・・・・・集積回路チップ ２・・・・・・パッド領域 ３・・・・・・コンピュータ機能セル ４〜８・・・・マクロ機能セル ９・・・・・・基本ゲートセル領域 １０．１１・・・データバス １２・・・・・・マクロ機能セル １３・・・・・・セル基準座標点 １４〜２９・・・データバス入出力端予め１１囚 ８２１量
Claims (1)
- 【特許請求の範囲】 ａ）標準セル方式集積回路において、 ｂ）構成されるセルとして、基本ゲートセルとコンピュ
ータ機能セルとコンピュータ機能セルのデータバスを入
出力信号とするマクロ機能セルを有ｃ）該コンピュータ
機能セルとマクロ機能セルのデータバスの入出力端子は
セルの外周の一辺に、セル基準座標より一定間隔で配置
され向い合う対辺にも対象に配置されることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12812589A JPH02306659A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12812589A JPH02306659A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02306659A true JPH02306659A (ja) | 1990-12-20 |
Family
ID=14977014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12812589A Pending JPH02306659A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02306659A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745709A (ja) * | 1993-07-30 | 1995-02-14 | Nec Corp | 半導体装置 |
-
1989
- 1989-05-22 JP JP12812589A patent/JPH02306659A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745709A (ja) * | 1993-07-30 | 1995-02-14 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6344734A (ja) | 半導体装置 | |
| JPS64822B2 (ja) | ||
| EP0041844A2 (en) | Semiconductor integrated circuit devices | |
| JPH02306659A (ja) | 半導体装置 | |
| KR850002679A (ko) | 대규모 집적회로 실장의 다중신호 경로 분배 시스템 | |
| JPS58116757A (ja) | マスタスライスｌｓｉ | |
| JPH02306650A (ja) | 半導体装置 | |
| JPS6297347A (ja) | ゲ−トアレイ付ワンチツプマイクロコンピユ−タ | |
| JPH0550143B2 (ja) | ||
| JPH06163700A (ja) | 集積回路装置 | |
| JPH05190674A (ja) | 半導体集積回路装置 | |
| JPS63253635A (ja) | 半導体装置 | |
| JPH11340272A (ja) | 半導体集積回路及び半導体集積回路装置 | |
| JPS62273751A (ja) | 集積回路 | |
| JPH06140566A (ja) | 半導体集積回路 | |
| JPS6046041A (ja) | 半導体装置 | |
| JPS5587457A (en) | Lsi layout processing | |
| JPS613430A (ja) | 半導体装置 | |
| JPH02194548A (ja) | Ｅｃｌ半導体集積回路装置 | |
| JPH0377350A (ja) | 半導体集積回路装置 | |
| JPH0536945A (ja) | マスタスライス型半導体集積回路装置 | |
| JPS59167036A (ja) | 半導体集積回路 | |
| JPS62107362A (ja) | システム構成用ｌｓｉ | |
| JPH01205457A (ja) | システム化半導体装置 | |
| JPH03181149A (ja) | 半導体集積回路装置 |