JPH0231284A - ディジタル画像データ処理集積回路装置 - Google Patents
ディジタル画像データ処理集積回路装置Info
- Publication number
- JPH0231284A JPH0231284A JP63182134A JP18213488A JPH0231284A JP H0231284 A JPH0231284 A JP H0231284A JP 63182134 A JP63182134 A JP 63182134A JP 18213488 A JP18213488 A JP 18213488A JP H0231284 A JPH0231284 A JP H0231284A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data processing
- digital image
- integrated circuit
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101100524644 Toxoplasma gondii ROM4 gene Proteins 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 235000021156 lunch Nutrition 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Color Image Communication Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、ディジタル画像を処理するに際して、輝度信
号（レッド（Ｒ）５グリーン（Ｇ）、ブルー（Ｂ））を
濃度信号（イエロー（Ｙ）、マジエンダ（Ｍ）、シアン
（Ｃ））に変換したりするのに使用するディジタル画像
データ処理集積回路装置に関するものである。
号（レッド（Ｒ）５グリーン（Ｇ）、ブルー（Ｂ））を
濃度信号（イエロー（Ｙ）、マジエンダ（Ｍ）、シアン
（Ｃ））に変換したりするのに使用するディジタル画像
データ処理集積回路装置に関するものである。
Ｒ，Ｇ、 Ｂの輝度信号を変換してＹの濃度信号を得
るには、Ｒ，Ｇ、Ｂの各信号にそれぞれ所定の係数を乗
し、その結果を加算して得る。ＭやＣの濃度信号を得る
場合も、同様である。 しかし、乗算や加算等の演算を逐−行っていたのでは時
間がかかり、データ処理全体の処理速度が落ちてしまう
。 そこで、処理速度を速くするため、テーブルルックアッ
プ方式なるものが考えられている。これは、乗算結果を
予めＲＡ Ｍ （Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍ
ｅ −ｍｏｒｙ ）にデータとして書き込んでおき、入
力信号をアドレスとしてこのＲＡＭの各番地にアクセス
し、その番地に書き込まれているデータを読み出すだけ
で直ちに乗算結果を得るというものである。 第３図に、テーブルルックアンプ方式のディジタル画像
データ処理装置を示す。この図では、輝度信号のＲ，Ｇ
、Ｂより、濃度信号のＹを得る場合だけを示している。 第３図において、３−１ないし３−３はルックアップテ
ーブルとして用いられるＲＡＭ、５−１ないし５−３は
ラッチ、６は加算器、７はランチである。 Ｒ信号が、ランチ５−１を経てＲＡＭ３−１に入力され
る。この入力信号をアドレスとしてＲＡＭ３−１にアク
セスする。そのアドレスのメモリには、アドレス値（つ
まり人力信号）に所定の係数を乗じた乗算結果が予め格
納してあり、アクセスするだけで直ちに乗算結果が得ら
れる。 Ｃ信号やＢ信号についても、同様にしてＩ？ＡＭ３−２
．３−３より乗算結果が得られる。 以上の乗算結果は加算器６で加算され、濃度信号のＹ信
号に変換される。 濃度信号のＭ信号やＣ信号も、同様にしてＲＧ、Ｂ信号
を変換して得ることが出来る。 しかし、ルックアップテーブルとして用いるＲＡＭには
、予め乗算結果を書き込んでおかなければならない。こ
の書き込みを行う方法としては、ＣＰＵ （中央演算処
理装置）から直接書き込む方法とか、乗算結果が書き込
んであるＲ ＯＭ （ＲｅａｄＯｎｌｙ Ｍｅｓ＋ｏ
ｒｙ）から書き込むという方法が考えられている。 第４図は、ＣＰＬＩからＲＡＭへ書き込む時の図である
。 チップセレクト信号Ｃ３により、ディジタル画像データ
処理集積回路装ＷｌＯ中のいくつものＲＡＭの中から、
データを書き込むべきＲＡＭ３が選定される。そのＲＡ
Ｍ３にライト信号Ｗが送られ、書き込み可能状態にされ
る。ＣＰＵ８のアドレス発生部８−１より、ディジタル
画像データ処理集積回路装置１中のＲＡＭ３に対してア
ドレス信号が出される。ついでデータが出され、指定さ
れたアドレスの所に書き込まれる。 第５図は、ＲＯＭからＲＡＭへ書き込む時の図である。 ＲＯＭ４には予め乗算結果が書き込んである。 カウンタ９よりＲＯＭ４とＲＡＭ３に対してアドレス信
号を発し、ＲＯＭ４の乗算結果を読み出してＲＡＭ３に
書き込む。 ほかにもＣＰＵにやらせたい複雑な計算等がある場合に
は、ＣＰＵに負担をかけないようにするため、ＣＰＵを
使用しないで済む第５図の方法が取られる。
るには、Ｒ，Ｇ、Ｂの各信号にそれぞれ所定の係数を乗
し、その結果を加算して得る。ＭやＣの濃度信号を得る
場合も、同様である。 しかし、乗算や加算等の演算を逐−行っていたのでは時
間がかかり、データ処理全体の処理速度が落ちてしまう
。 そこで、処理速度を速くするため、テーブルルックアッ
プ方式なるものが考えられている。これは、乗算結果を
予めＲＡ Ｍ （Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍ
ｅ −ｍｏｒｙ ）にデータとして書き込んでおき、入
力信号をアドレスとしてこのＲＡＭの各番地にアクセス
し、その番地に書き込まれているデータを読み出すだけ
で直ちに乗算結果を得るというものである。 第３図に、テーブルルックアンプ方式のディジタル画像
データ処理装置を示す。この図では、輝度信号のＲ，Ｇ
、Ｂより、濃度信号のＹを得る場合だけを示している。 第３図において、３−１ないし３−３はルックアップテ
ーブルとして用いられるＲＡＭ、５−１ないし５−３は
ラッチ、６は加算器、７はランチである。 Ｒ信号が、ランチ５−１を経てＲＡＭ３−１に入力され
る。この入力信号をアドレスとしてＲＡＭ３−１にアク
セスする。そのアドレスのメモリには、アドレス値（つ
まり人力信号）に所定の係数を乗じた乗算結果が予め格
納してあり、アクセスするだけで直ちに乗算結果が得ら
れる。 Ｃ信号やＢ信号についても、同様にしてＩ？ＡＭ３−２
．３−３より乗算結果が得られる。 以上の乗算結果は加算器６で加算され、濃度信号のＹ信
号に変換される。 濃度信号のＭ信号やＣ信号も、同様にしてＲＧ、Ｂ信号
を変換して得ることが出来る。 しかし、ルックアップテーブルとして用いるＲＡＭには
、予め乗算結果を書き込んでおかなければならない。こ
の書き込みを行う方法としては、ＣＰＵ （中央演算処
理装置）から直接書き込む方法とか、乗算結果が書き込
んであるＲ ＯＭ （ＲｅａｄＯｎｌｙ Ｍｅｓ＋ｏ
ｒｙ）から書き込むという方法が考えられている。 第４図は、ＣＰＬＩからＲＡＭへ書き込む時の図である
。 チップセレクト信号Ｃ３により、ディジタル画像データ
処理集積回路装ＷｌＯ中のいくつものＲＡＭの中から、
データを書き込むべきＲＡＭ３が選定される。そのＲＡ
Ｍ３にライト信号Ｗが送られ、書き込み可能状態にされ
る。ＣＰＵ８のアドレス発生部８−１より、ディジタル
画像データ処理集積回路装置１中のＲＡＭ３に対してア
ドレス信号が出される。ついでデータが出され、指定さ
れたアドレスの所に書き込まれる。 第５図は、ＲＯＭからＲＡＭへ書き込む時の図である。 ＲＯＭ４には予め乗算結果が書き込んである。 カウンタ９よりＲＯＭ４とＲＡＭ３に対してアドレス信
号を発し、ＲＯＭ４の乗算結果を読み出してＲＡＭ３に
書き込む。 ほかにもＣＰＵにやらせたい複雑な計算等がある場合に
は、ＣＰＵに負担をかけないようにするため、ＣＰＵを
使用しないで済む第５図の方法が取られる。
前記課題を解決するため、本発明のディジタル画像デー
タ処理集積回路装置では、ルックアップテーブルとして
使用されるＲＡＭと、外部メモリにアクセスして該外部
メモリから前記ＲＡＭにデータを書き込むための信号を
発するアドレス生成部とを具えることとした。
タ処理集積回路装置では、ルックアップテーブルとして
使用されるＲＡＭと、外部メモリにアクセスして該外部
メモリから前記ＲＡＭにデータを書き込むための信号を
発するアドレス生成部とを具えることとした。
ディジタル画像データ処理集積回路装置の中のＲＡＭに
、乗算結果を外部メモリ（例、ＲＯＭ）より書き込む時
には、ディジタル画像データ処理集積回路装置の中のア
ドレス生成部よりアドレス信号が出され、外部メモリに
アクセスする。 従って、外部にアドレス信号を発する独立した装置を設
けなくとも、書き込みが可能となる。
、乗算結果を外部メモリ（例、ＲＯＭ）より書き込む時
には、ディジタル画像データ処理集積回路装置の中のア
ドレス生成部よりアドレス信号が出され、外部メモリに
アクセスする。 従って、外部にアドレス信号を発する独立した装置を設
けなくとも、書き込みが可能となる。
以下、本発明の実施例を図面に基づいて詳細に説明する
。 第１図に、本発明の実施例にかかわるディジタル画像デ
ータ処理集積回路装置を示す。第１図において、１はデ
ィジタル画像データ処理集積回路装置、２はアドレス生
成部、３はルックアップテーブルとして用いるＲＡＭ、
４はＲＡＭへ書き込むべきデータが格納しである外部メ
モリとしてのＲＯＭである。 ディジタル画像データ処理集積回路装置１には、アドレ
ス生成部２とＲＡＭ３が形成されている。 ＲＯＭ４からＲＡＭ３ヘデータ（乗算結果）を書き込む
には、先ずアドレス生成部２よりＲＯＭ４ヘアドレス信
号を送ってデータを読み出す。 方、ＲＡＭ３にもアドレス信号を送って、読み出したデ
ータを書き込む。 なお、読み出し、書き込みの際に、チップセレクト信号
とか、リート信号、ライト信号等も適宜送られることは
言うまでもない。 アドレス生成部２は、ディジタル画像データ処理集積回
路装置ｌの中に形成されているから、データ書き込み時
に外部に必要とされるのは、データが格納されているＲ
ＯＭ４だけである。 従って、外部にカウンタ等のアドレス信号発生装置を必
要としていた従来のもの（第５図参照）に比し、データ
処理装置全体が小型になる。 第２図に、アドレス生成部の構成例を示す、２−１はカ
ウンタ、２−２は信号切り換え部、２３はデコーダであ
る。 カウンタ２−１の出力は、信号切り換え部２−２に送ら
れる。ここからＲＯＭへ送られるのは、データを読み出
すべき番地にアクセスするアドレス信号や読み出し信号
である。一方、更にデコーダ２−３を経てＲＡＭへ送ら
れるのは、データを書き込むべき番地を措示するアドレ
ス信号や書き込み信号である。
。 第１図に、本発明の実施例にかかわるディジタル画像デ
ータ処理集積回路装置を示す。第１図において、１はデ
ィジタル画像データ処理集積回路装置、２はアドレス生
成部、３はルックアップテーブルとして用いるＲＡＭ、
４はＲＡＭへ書き込むべきデータが格納しである外部メ
モリとしてのＲＯＭである。 ディジタル画像データ処理集積回路装置１には、アドレ
ス生成部２とＲＡＭ３が形成されている。 ＲＯＭ４からＲＡＭ３ヘデータ（乗算結果）を書き込む
には、先ずアドレス生成部２よりＲＯＭ４ヘアドレス信
号を送ってデータを読み出す。 方、ＲＡＭ３にもアドレス信号を送って、読み出したデ
ータを書き込む。 なお、読み出し、書き込みの際に、チップセレクト信号
とか、リート信号、ライト信号等も適宜送られることは
言うまでもない。 アドレス生成部２は、ディジタル画像データ処理集積回
路装置ｌの中に形成されているから、データ書き込み時
に外部に必要とされるのは、データが格納されているＲ
ＯＭ４だけである。 従って、外部にカウンタ等のアドレス信号発生装置を必
要としていた従来のもの（第５図参照）に比し、データ
処理装置全体が小型になる。 第２図に、アドレス生成部の構成例を示す、２−１はカ
ウンタ、２−２は信号切り換え部、２３はデコーダであ
る。 カウンタ２−１の出力は、信号切り換え部２−２に送ら
れる。ここからＲＯＭへ送られるのは、データを読み出
すべき番地にアクセスするアドレス信号や読み出し信号
である。一方、更にデコーダ２−３を経てＲＡＭへ送ら
れるのは、データを書き込むべき番地を措示するアドレ
ス信号や書き込み信号である。
以上述べた如く、本発明のディジタル画像データ処理集
積回路装置では、ルックアンプテーブルとして用いるＲ
ＡＭが形成しである集積回路の中に、外部メモリよりＲ
ＡＭに書き込む時に必要なアドレス信号を発生するアド
レス生成部も形成されているので、アドレス信号を発生
ずる外部回路が不要となった。 これにより、データ処理装置全体の回路規模を小さくす
ることが出来た。
積回路装置では、ルックアンプテーブルとして用いるＲ
ＡＭが形成しである集積回路の中に、外部メモリよりＲ
ＡＭに書き込む時に必要なアドレス信号を発生するアド
レス生成部も形成されているので、アドレス信号を発生
ずる外部回路が不要となった。 これにより、データ処理装置全体の回路規模を小さくす
ることが出来た。
第１図・・・本発明の実施例にかかわるディジタル画像
データ処理集積回路装置 第２図・・・アドレス生成部の構成例 第３図・・・テーブルルックアップ方式のディジタル画
像データ処理装置 第４図・・・ＣＰＵからＲＡＭへ書き込む時の間第５図
・・・ＲＯＭからＲＡＭへ書き込む時の図図において、
１はディジタル画像データ処理集積回路装置、２はアド
レス生成部、３．３−１３−２．３−３はＲＡＭ、４は
ＲＯＭ、５−１ないし５−３はランチ、６は加算器、７
はラッチ、８はＣＰＵ、９はカウンタである。 第 １ 図
データ処理集積回路装置 第２図・・・アドレス生成部の構成例 第３図・・・テーブルルックアップ方式のディジタル画
像データ処理装置 第４図・・・ＣＰＵからＲＡＭへ書き込む時の間第５図
・・・ＲＯＭからＲＡＭへ書き込む時の図図において、
１はディジタル画像データ処理集積回路装置、２はアド
レス生成部、３．３−１３−２．３−３はＲＡＭ、４は
ＲＯＭ、５−１ないし５−３はランチ、６は加算器、７
はラッチ、８はＣＰＵ、９はカウンタである。 第 １ 図
Claims (1)
- ルックアップテーブルとして使用されるＲＡＭと、外部
メモリにアクセスして該外部メモリから前記ＲＡＭにデ
ータを書き込むための信号を発するアドレス生成部とを
具えたことを特徴とするディジタル画像データ処理集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63182134A JPH0231284A (ja) | 1988-07-21 | 1988-07-21 | ディジタル画像データ処理集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63182134A JPH0231284A (ja) | 1988-07-21 | 1988-07-21 | ディジタル画像データ処理集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0231284A true JPH0231284A (ja) | 1990-02-01 |
Family
ID=16112931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63182134A Pending JPH0231284A (ja) | 1988-07-21 | 1988-07-21 | ディジタル画像データ処理集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0231284A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0454632A (ja) * | 1990-06-22 | 1992-02-21 | Hitachi Ltd | 演算制御ｉｃおよび情報処理装置 |
-
1988
- 1988-07-21 JP JP63182134A patent/JPH0231284A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0454632A (ja) * | 1990-06-22 | 1992-02-21 | Hitachi Ltd | 演算制御ｉｃおよび情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01265347A (ja) | アドレス生成装置 | |
| US5442125A (en) | Signal processing apparatus for repeatedly performing a same processing on respective output channels in time sharing manner | |
| JPH01321574A (ja) | メモリ装置 | |
| JPS63228281A (ja) | メモリカ−ド | |
| JPS6382530A (ja) | 半導体記憶装置 | |
| KR100188027B1 (ko) | 어드레스 발생회로 | |
| JPS62175879A (ja) | ２値画像相以変換画素デ−タ発生装置 | |
| JPS5998254A (ja) | アドレス回路 | |
| JPS62113193A (ja) | 記憶回路 | |
| JP2748461B2 (ja) | 画像表示回路 | |
| JP2884620B2 (ja) | ディジタル画像処理装置 | |
| JPS59151371A (ja) | 半導体メモリ素子 | |
| JPH0696583A (ja) | 半導体記憶装置 | |
| JP2769384B2 (ja) | 演算制御ｉｃおよび情報処理装置 | |
| JPS6152517B2 (ja) | ||
| JPS60225283A (ja) | ヒストグラム演算回路 | |
| JPS58213376A (ja) | 画像メモリ制御方式 | |
| JPH01265717A (ja) | ディジタルフィルター集積回路装置 | |
| JPS60235274A (ja) | 画像信号処理装置 | |
| JPH01305769A (ja) | 画像縮小装置 | |
| JPS6061851A (ja) | 入出力処理装置 | |
| JPH0416063A (ja) | 色処理回路 | |
| JPH0216665A (ja) | データ転送装置 | |
| JPH04356798A (ja) | 半導体集積回路 | |
| JPH05120879A (ja) | 半導体メモリ装置 |