JPH023211B2 - - Google Patents
Info
- Publication number
- JPH023211B2 JPH023211B2 JP54112768A JP11276879A JPH023211B2 JP H023211 B2 JPH023211 B2 JP H023211B2 JP 54112768 A JP54112768 A JP 54112768A JP 11276879 A JP11276879 A JP 11276879A JP H023211 B2 JPH023211 B2 JP H023211B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- processing unit
- central processing
- terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Selective Calling Equipment (AREA)
- Power Sources (AREA)
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
Description
【発明の詳細な説明】
本発明は、複数の端末を接続して、その各々と
データの授受を行うことができる中央処理装置の
電源制御方式に関し、特に複数の端末の各々から
中央処理装置に対して電源の投入／遮断を指示で
きる中央処理装置の電源制御方式に関するもので
ある。
データの授受を行うことができる中央処理装置の
電源制御方式に関し、特に複数の端末の各々から
中央処理装置に対して電源の投入／遮断を指示で
きる中央処理装置の電源制御方式に関するもので
ある。
従来、距離的に離れた場所にある複数の装置を
同時に使用するためには、それらの離れた場所に
作業員を配置して電源をオン、オフさせたり、ま
た、信号転送路とは別個に電源オン、オフ用の制
御線を配線していた。前者の作業員配置の場合は
いうまでもなく非能率であるし、後者の別個制御
線を配線する場合にも、各装置間の距離が長くな
ると、それら装置間の配線コストが著しく嵩んで
くるという欠点があつた。
同時に使用するためには、それらの離れた場所に
作業員を配置して電源をオン、オフさせたり、ま
た、信号転送路とは別個に電源オン、オフ用の制
御線を配線していた。前者の作業員配置の場合は
いうまでもなく非能率であるし、後者の別個制御
線を配線する場合にも、各装置間の距離が長くな
ると、それら装置間の配線コストが著しく嵩んで
くるという欠点があつた。
これに対し、上記複数の装置を、中央処理装置
と、これに接続されてデータ授受を行う複数の端
末とで構成した場合には、端末の各々から中央処
理装置に対して電源のオン／オフを指示できるよ
うにするとともに、中央処理装置がこれに応じて
電源をオン／オフするようにすることが考えられ
る。
と、これに接続されてデータ授受を行う複数の端
末とで構成した場合には、端末の各々から中央処
理装置に対して電源のオン／オフを指示できるよ
うにするとともに、中央処理装置がこれに応じて
電源をオン／オフするようにすることが考えられ
る。
しかしながら、各端末が発するオン／オフ指令
に単に応動するようにしたのみでは、例えばある
端末からの電源オンで立ち上がつた中央処理装置
に対して他の端末がデータの授受を行つていると
きに、ある端末からの電源遮断指示によつて中央
処理装置の電源がオフされてしまい、データの授
受処理が中断されてしまうことになる。このよう
な中断が生じると、その端末について既に行つた
データ授受が無駄となつたり、誤動作が生じた
り、あるいは処理再開のために改めて電源オンの
指示を行わねばならない等の不都合が生じる。
に単に応動するようにしたのみでは、例えばある
端末からの電源オンで立ち上がつた中央処理装置
に対して他の端末がデータの授受を行つていると
きに、ある端末からの電源遮断指示によつて中央
処理装置の電源がオフされてしまい、データの授
受処理が中断されてしまうことになる。このよう
な中断が生じると、その端末について既に行つた
データ授受が無駄となつたり、誤動作が生じた
り、あるいは処理再開のために改めて電源オンの
指示を行わねばならない等の不都合が生じる。
本発明の目的は、ある端末が中央処理装置との
間でデータ授受を行つている場合には他の端末か
ら電源オフの指示がなされても電源のオフが行わ
れないようにすることにより、データ授受処理の
中断も予防することにある。
間でデータ授受を行つている場合には他の端末か
ら電源オフの指示がなされても電源のオフが行わ
れないようにすることにより、データ授受処理の
中断も予防することにある。
以下、本発明を図面について詳細に説明する。
第１図は一般のオフイス・コンピユータ等の多
端末制御方式を示し、１は無人状態で処理可能な
中央処理装置（CPU）、２−１，２−２，…，２
−Ｎは人間が操作する端末機、３はCPU１と端
末機２−１，２−２，…，２−Ｎとを結ぶ通常数
Km程度の信号転送路である。
端末制御方式を示し、１は無人状態で処理可能な
中央処理装置（CPU）、２−１，２−２，…，２
−Ｎは人間が操作する端末機、３はCPU１と端
末機２−１，２−２，…，２−Ｎとを結ぶ通常数
Km程度の信号転送路である。
第２図は本発明電源制御方式を第１図示のオフ
イス・コンピユータ系統に適用した一例を示す。
第２図において、第１図と同様の個所には同一符
号を付すものとする。第２図の例は端末機側から
CPU１側の電源をオン、オフ制御する場合を示
し、ここで９は端末機２−１内の端末機本体で、
この端末機本体９からの電源オン指令信号により
発振器１０は一定期間Ｔ１の間周波数f1のバース
ト信号を発生する。同じく、端末機本体９からの
電源オフ指令信号により発振器１１は一定期間Ｔ
２にわたつて周波数f2のバースト信号を発生す
る。
イス・コンピユータ系統に適用した一例を示す。
第２図において、第１図と同様の個所には同一符
号を付すものとする。第２図の例は端末機側から
CPU１側の電源をオン、オフ制御する場合を示
し、ここで９は端末機２−１内の端末機本体で、
この端末機本体９からの電源オン指令信号により
発振器１０は一定期間Ｔ１の間周波数f1のバース
ト信号を発生する。同じく、端末機本体９からの
電源オフ指令信号により発振器１１は一定期間Ｔ
２にわたつて周波数f2のバースト信号を発生す
る。
CPU１におては、端末機２−１からの各種信
号を整合トランス１３により受信する。この整合
トランス１３は、送信コイルＣ２１、ドライブコ
イルＣ２２および受信コイルＣ２３を有し、通常
のデータはＡ１→Ｃ１１→Ｃ１２→Ｃ２２→Ｃ２
３→Ｂの経路で端末機２−１側からCPU１側へ
転送される。１４はスタンバイ回路で、主電源と
は別個の電源（蓄電池等）により給電されるもの
とする。スタンバイ回路１４は、整合トランス１
３からの受信出力を供給され、その周波数がそれ
ぞれf1およびf2の信号のみを通過させる帯域フイ
ルタ１５および１６、フイルタ１５および１６か
らの出力をそれぞれ積分する積分器１７および１
８、積分器１７の出力で＋１だけ加算され、積分
器１８の出力で−１だけ減算される可逆カウンタ
１９を有する。このカウンタ１９は内容が零以外
のときは出力を生じ、その出力をメインリレー２
０に供給する。このメインリレー２０はCPU本
体２１の主電源をオン、オフ制御するもので、可
逆カウンタ１９よりの出力“１”があるときに附
勢され出力が無いとき（“０”）は消勢される。
CPU本体２１は、メインリレー２０の接点２０
Ａを介して電源Ｓが接続されたときに整合トラン
ス１３との間で信号の授受を行う。
号を整合トランス１３により受信する。この整合
トランス１３は、送信コイルＣ２１、ドライブコ
イルＣ２２および受信コイルＣ２３を有し、通常
のデータはＡ１→Ｃ１１→Ｃ１２→Ｃ２２→Ｃ２
３→Ｂの経路で端末機２−１側からCPU１側へ
転送される。１４はスタンバイ回路で、主電源と
は別個の電源（蓄電池等）により給電されるもの
とする。スタンバイ回路１４は、整合トランス１
３からの受信出力を供給され、その周波数がそれ
ぞれf1およびf2の信号のみを通過させる帯域フイ
ルタ１５および１６、フイルタ１５および１６か
らの出力をそれぞれ積分する積分器１７および１
８、積分器１７の出力で＋１だけ加算され、積分
器１８の出力で−１だけ減算される可逆カウンタ
１９を有する。このカウンタ１９は内容が零以外
のときは出力を生じ、その出力をメインリレー２
０に供給する。このメインリレー２０はCPU本
体２１の主電源をオン、オフ制御するもので、可
逆カウンタ１９よりの出力“１”があるときに附
勢され出力が無いとき（“０”）は消勢される。
CPU本体２１は、メインリレー２０の接点２０
Ａを介して電源Ｓが接続されたときに整合トラン
ス１３との間で信号の授受を行う。
次に第２図示の本発明電源制御方式の動作を順
を追つて説明する。まず、CPU１側のスタンバ
イ回路１４は、蓄電池等の別電源により、予じめ
給電されている状態にある。次に、端末機（例え
ば２−１）側の電源が接続されると、発振器１０
が周波数f1のバースト信号を期間Ｔ１にわたつて
出力する。そのバースト信号はトランス１２，１
３を経由してスタンバイ回路１４に供給される。
スタンバイ回路１４においては、受信された周波
数f1のバースト信号は帯域フイルタ１５のみを通
過し、積分器１７において積分され、その積分出
力により可逆カウンタ１９が＋１だけ加算され
る。その結果、可逆カウンタ１９の内容は零では
ないので、メインリレー２０が起動され、その閉
成接点２０Ａを介してCPU本体２１へ電源Ｓが
接続される。もしここで第１図、第２図の如く複
数個の端末機が接続されており、他の端末機（例
えば２−２）においても電源オンの操作がなされ
ると、上述したように周波数f1のバースト信号が
期間Ｔ１にわたつて出力されるので、同様な動作
により可逆カウンタ１９がさらに＋１だけ加算さ
れ、メインリレー２０は附勢状態を維持する。
を追つて説明する。まず、CPU１側のスタンバ
イ回路１４は、蓄電池等の別電源により、予じめ
給電されている状態にある。次に、端末機（例え
ば２−１）側の電源が接続されると、発振器１０
が周波数f1のバースト信号を期間Ｔ１にわたつて
出力する。そのバースト信号はトランス１２，１
３を経由してスタンバイ回路１４に供給される。
スタンバイ回路１４においては、受信された周波
数f1のバースト信号は帯域フイルタ１５のみを通
過し、積分器１７において積分され、その積分出
力により可逆カウンタ１９が＋１だけ加算され
る。その結果、可逆カウンタ１９の内容は零では
ないので、メインリレー２０が起動され、その閉
成接点２０Ａを介してCPU本体２１へ電源Ｓが
接続される。もしここで第１図、第２図の如く複
数個の端末機が接続されており、他の端末機（例
えば２−２）においても電源オンの操作がなされ
ると、上述したように周波数f1のバースト信号が
期間Ｔ１にわたつて出力されるので、同様な動作
により可逆カウンタ１９がさらに＋１だけ加算さ
れ、メインリレー２０は附勢状態を維持する。
逆に、各端末機の電源をオフとする際には、各
端末機において、発振器１１により周波数f2のバ
ースト信号を発生してから端末機の電源は断とな
る。この場合、発振器１１からの周波数f2のバー
スト信号はトランス１２，１３を経由してスタン
バイ回路１４に供給され、ここで帯域フイルタ１
６を通過して積分器１８により積分され、可逆カ
ウンタ１９の内容を−１だけ減算する。その結
果、可逆カウンタ１９の内容が零であければメイ
ンリレー２０は附勢状態にあり、CPU本体２１
への給電状態は維持される。他方、かかる減算の
結果、可逆カウンタ１９の内容が零となれば、メ
インリレー２０は消勢され、CPU本体２１の電
源Ｓがしや断され、スタンバイ回路１４を除いて
全システムの運転が停止される。すなわち、端末
機が１個でも運転されているときはCPU本体２
１に電源Ｓが接続されるが、すべての端末機が運
転を休止した場合は、CPU本体２１への電源Ｓ
はしや断されることになる。
端末機において、発振器１１により周波数f2のバ
ースト信号を発生してから端末機の電源は断とな
る。この場合、発振器１１からの周波数f2のバー
スト信号はトランス１２，１３を経由してスタン
バイ回路１４に供給され、ここで帯域フイルタ１
６を通過して積分器１８により積分され、可逆カ
ウンタ１９の内容を−１だけ減算する。その結
果、可逆カウンタ１９の内容が零であければメイ
ンリレー２０は附勢状態にあり、CPU本体２１
への給電状態は維持される。他方、かかる減算の
結果、可逆カウンタ１９の内容が零となれば、メ
インリレー２０は消勢され、CPU本体２１の電
源Ｓがしや断され、スタンバイ回路１４を除いて
全システムの運転が停止される。すなわち、端末
機が１個でも運転されているときはCPU本体２
１に電源Ｓが接続されるが、すべての端末機が運
転を休止した場合は、CPU本体２１への電源Ｓ
はしや断されることになる。
また、本例に係る電源制御用データ出力手段た
るスタンバイ回路１４は、各端末２−１〜２−Ｎ
からの電源の投入要求および遮断要求を共通に受
付ける信号識別手段たるフイルタ１５，１６と、
これら要求信号の差を求め、その差のデータ（数
値）を記憶する記憶手段たる可逆カウンタ１９と
を有しているため、信号線に接続される端末機の
数が仮に増減しても単に加減算されるデータの大
きさが変化するだけであり、ハードウエアの変更
が不要となる。
るスタンバイ回路１４は、各端末２−１〜２−Ｎ
からの電源の投入要求および遮断要求を共通に受
付ける信号識別手段たるフイルタ１５，１６と、
これら要求信号の差を求め、その差のデータ（数
値）を記憶する記憶手段たる可逆カウンタ１９と
を有しているため、信号線に接続される端末機の
数が仮に増減しても単に加減算されるデータの大
きさが変化するだけであり、ハードウエアの変更
が不要となる。
なお、以上述べた電源オン、オフのためのバー
スト信号が通常の信号に妨害を与えることがない
ようにするためには、バースト信号f1，f2を通常
のデータ転送周波数よりはるかに高く定め、第２
図のCPU本体２１の受信端子Ｂ、端末機本体９
の受信端子B1に低域フイルタを挿入したり、転
送エラー・リトライを実行すればよい。
スト信号が通常の信号に妨害を与えることがない
ようにするためには、バースト信号f1，f2を通常
のデータ転送周波数よりはるかに高く定め、第２
図のCPU本体２１の受信端子Ｂ、端末機本体９
の受信端子B1に低域フイルタを挿入したり、転
送エラー・リトライを実行すればよい。
以上述べたところから明らかなように、本発明
によれば、簡単な回路の附加により、従来の信号
転送路を用いて遠隔の他装置の電源のオン、オフ
を容易に制御できるとともに、本電源制御方式は
廉価に構成でき、しかも一端末がデータ授受処理
を行つている間は他端末からの電源オフ指令によ
つても電源オフがなされないので、データ授受処
理は中断されず、従つて中断に伴つて生じる不都
合を防止できるという効果が得られる。
によれば、簡単な回路の附加により、従来の信号
転送路を用いて遠隔の他装置の電源のオン、オフ
を容易に制御できるとともに、本電源制御方式は
廉価に構成でき、しかも一端末がデータ授受処理
を行つている間は他端末からの電源オフ指令によ
つても電源オフがなされないので、データ授受処
理は中断されず、従つて中断に伴つて生じる不都
合を防止できるという効果が得られる。
第１図は一般のオフイス・コンピユータ回路を
示すブロツク線図、第２図は本発明電源制御方式
の一実施例を示すブロツク線図である。 １…CPU、２−１，２−２，〜，２−Ｎ…端
末機、３…信号転送路、９…端末機本体、１０，
１１…発振器、１４…スタンバイ回路、１５，１
６…帯域フイルタ、１７，１８…積分器、１９…
可逆カウンタ、２０…メインリレー、２０Ａ…リ
レー接点、２１…CPU本体。
示すブロツク線図、第２図は本発明電源制御方式
の一実施例を示すブロツク線図である。 １…CPU、２−１，２−２，〜，２−Ｎ…端
末機、３…信号転送路、９…端末機本体、１０，
１１…発振器、１４…スタンバイ回路、１５，１
６…帯域フイルタ、１７，１８…積分器、１９…
可逆カウンタ、２０…メインリレー、２０Ａ…リ
レー接点、２１…CPU本体。
Claims (1)
- 【特許請求の範囲】 １ (a) 複数の端末機を接続して、その各々と共
通の信号線を介してデータの授受を行うことが
できる中央処理装置と、 (b) 該中央処理装置に対して設けられた電源制御
用データ出力手段であつて、 （b.1） 前記複数の端末機から出力される前記
中央処理装置の電源投入を要求する投入要求
信号と電源遮断を要求する遮断要求信号とを
共通に受容し、前記投入要求信号と前記遮断
要求信号とを識別する信号識別手段、および （b.2） 当該識別された投入要求信号と遮断要
求信号とを受容し、これらの要求信号の件数
の差を求め、該差のデータを記憶する記憶手
段 を有し、該差のデータを電源制御用データとして
出力する電源制御用データ出力手段と、 (c) 該電源制御用データが、前記電源の投入要求
に係る件数と前記電源の遮断要求に係る件数と
が一致したことを示すものであるときに前記中
央処理装置の電源を遮断する電源制御手段と を具え、 (d) 前記中央処理装置とデータの授受を行つて動
作している端末機があるときに、動作中の他の
端末機からの遮断要求信号によつて前記中央処
理装置の電源が遮断されないようにしたことを
特徴とする電源制御方式。 ２ 前記電源の投入を要求する信号と遮断を要求
する信号とはそれぞれ所定の周波数のバースト信
号であることを特徴とする特許請求の範囲第１項
に記載の電源制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11276879A JPS5638946A (en) | 1979-09-05 | 1979-09-05 | Power supply control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11276879A JPS5638946A (en) | 1979-09-05 | 1979-09-05 | Power supply control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5638946A JPS5638946A (en) | 1981-04-14 |
| JPH023211B2 true JPH023211B2 (ja) | 1990-01-22 |
Family
ID=14595019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11276879A Granted JPS5638946A (en) | 1979-09-05 | 1979-09-05 | Power supply control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5638946A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0328891U (ja) * | 1989-07-29 | 1991-03-22 | ||
| US6519663B1 (en) * | 2000-01-12 | 2003-02-11 | International Business Machines Corporation | Simple enclosure services (SES) using a high-speed, point-to-point, serial bus |
| US9263897B2 (en) | 2011-03-29 | 2016-02-16 | Panasonic Intellectual Property Management Co., Ltd. | Power supply control system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4997188A (ja) * | 1973-01-27 | 1974-09-13 | ||
| JPS505785A (ja) * | 1973-05-22 | 1975-01-21 | ||
| JPS52123129A (en) * | 1976-04-09 | 1977-10-17 | Fujitsu Ltd | Crosscall power source control circuit |
| JPS5315023A (en) * | 1976-07-27 | 1978-02-10 | Fujitsu Ltd | Power supply control circuit system |
-
1979
- 1979-09-05 JP JP11276879A patent/JPS5638946A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5638946A (en) | 1981-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105487473A (zh) | 具有备份功能的plc数据日志模块 | |
| CN105393176A (zh) | 可编程控制器及运算处理系统 | |
| JPH0310128B2 (ja) | ||
| JPS61223916A (ja) | 電源制御方式 | |
| JPS61190669A (ja) | テレメ−タリング装置 | |
| JPH04343186A (ja) | コンピュータシステム | |
| JPS6243408Y2 (ja) | ||
| JPH067385U (ja) | 遠隔制御装置 | |
| JPS58143655A (ja) | 通信制御装置 | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JP2669367B2 (ja) | Ｌａｎアダプタ | |
| JPH09205490A (ja) | 自動検針システム | |
| JPS5940796A (ja) | 集中監視方式 | |
| JPH077770A (ja) | 遠方監視装置 | |
| JPH0479656A (ja) | 通信状態点検装置 | |
| JPS6353651A (ja) | システムクロ−ズ方式 | |
| JPS63249243A (ja) | 二次記憶情報セ−ブ方式 | |
| JPH04170834A (ja) | データ伝送制御システム | |
| JPS5887638A (ja) | サテライト識別機構 | |
| JPS5818642B2 (ja) | デ−タ処理システムの自動電源切断方式 | |
| JPS62299145A (ja) | リモ−トステ−シヨンアダプタ制御方式 | |
| JPH02304659A (ja) | データ処理装置 | |
| JPS60196040A (ja) | 自動運転装置 | |
| JPH0327641A (ja) | マルチドロップ方式の通信システム | |
| JPS63131640A (ja) | 計算機の通信用周辺装置 |