JPH023236A - バイポーラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明バイポーラトランジスタ、特にそのベース電極と
エミッタ電極とが絶縁層を介して配された例えば多結晶
シリコン半導体層から成り、これらからの不純物の拡散
によってベース領域のベース電極とり出し領域いわゆる
グラフトベース領域とエミッタ領域とを形成するいわゆ
るダブルポリシリコンバイポーラトランジスタに適用し
て好適なバイポーラトランジスタに係わる。

〔発明の概要〕

本発明は、半導体層から成るベース電極と、その酸化膜
を含む絶縁層を介して配されるエミッタ電極とを有する
構成とされてベース及びエミッタ間の分離耐圧の向上を
はかる。

〔従来の技術〕

昨今、それぞれベース電極およびエミッタ電極となる第
１及び第２の半導体層例えば多結晶シリコン層からの半
導体基板への不純物導入によって、ベース領域のベース
電極取り出し領域即ちグラフトベースとエミッタ領域と
を形成するようにして例えばベースとエミッタに対する
取り出し電極位置のセルファｌライン（自己整合）をは
かるようにしたいわゆるダブルポリシリコン型のバイポ
ーラトランジスタがその小面積化とこれによる高速性を
得ることができる上で脚光を浴びるに至っている。

これに対し、更にその小面積化をはかったバイポーラト
ランジスタが、例えば特開昭６２−１８３５５８号公報
に開示されている。この種のパイボーラトランジスタは
、第５図に示すように、半導体基板（１）へのベース取
り出し電極（２）、すなわち例えば多結晶シリコンより
成る第１の半導体層のコンタクト部、すなわちグラフト
ベース領域形成部を半導体基板（１）上に形成した絶縁
層（４）の開口（５）の内周縁に形成した第１のサイド
ウオール（６）として形成し、更にこの第１のサイドウ
オール（６〕の内周に絶縁層より成る第２のサイドウオ
ール（７）を形成し、これをマスクとして不純物のイオ
ン注入によってベース動作領域いわゆる真性ベース領域
（８）を形成し、更にエミッタ電極（９）例えば多結晶
シリコンより成る第２の半導体層を形成し、これより真
性ベース領域（８）より浅く不純物拡散を行ってエミッ
タ領域（１０）を形成する。

このような構成における第２のサイドウオール（７〕の
形成は、通常減圧ＣＶＤ　（減圧化学的気相成長）法に
よって形成されるが、このようにして形成された絶縁層
すなわち第２のサイドウオール（７）は、膜質が緻密性
に劣り漏洩電流が生じ易く耐電性が低く、これがためベ
ースおよびエミッタ間の分離耐圧に課題がある。

〔発明が解決しようとする課題〕

本発明は上述したバイポーラトランジスタにおけるベー
ス・エミッタ間の分離耐圧の課題の解決をはかり、信頼
性の向上をはかることができるようにしたバイポーラト
ランジスタを提供する。

〔課題を解決するための手段〕

本発明は、第１図に示すように半導体層からなるベース
電極（１１）と、このベース電極（１１）と絶縁層（１
２）を介して配されたエミッタ電極（１３）とを有スル
バイポーラトランジスタにおいて、その絶縁層（１２）
がベース電極（１１）の酸化膜（１４）を含んだ構成と
する。

〔作用〕

上述の構成によれば、ベース電極（１１）とエミッタ電
極（Ｉ３）との間に、少なくともベース電極（１１）自
体を熱酸化してなる酸化膜（１４）が必要部に介在する
構成としたものであり、この熱酸化による酸化膜（１４
）は、緻密であって耐電性にすぐれ、漏洩電流の発生が
確実に回避される。

〔実施例〕

第２図を参照して本発明によるｎｐｎ型バイポーラトラ
ンジスタの一例を、その製造方法の一例とともに説明す
る。

第２図Ａに示すようにこの場合ｐ型のシリコン半導体サ
ブストレイ）　（１５）を用意し、その−主面に選択的
にｎ型の低比抵抗のコレクタ埋込み領域〈１６）を形成
するとともにｐ型の高濃度のチャンネルストップ領域（
１７）を選択的に夫々例えば不純物拡散等によって形成
する。そして、この半導体サブストレイト（１５）の主
面に全面的にエピタキシャル半導体層（１８）を形成し
て半導体基板（１９）を構成する。そしてこのエピタキ
シャル半導体層（１８）に例えば選択的酸化によって厚
い５１０２酸化膜による分離絶縁層（２０）を形成する
。そしてこの分離絶縁層（２０）の形成されていない半
導体層（１８〉に低比抵抗のコレクタ電極取出し領域（
２１）を、選択的拡散あるいはイオン注入法等によって
形成する。

第２図已に示すように、分離絶縁層（２０）が形成され
ていないエピタキシャル半導体層（１８）の表面を熱酸
化してＳ１０□絶縁層（２２）を形成して、これの上に
まずベース電極を構成する第１の半導体層（２３）、例
えば多結晶シリコン層を全面的にＣＶＤ法等によって形
成し、その後、ベース取出し電極となる部分とエミッタ
形成領域を含む部分とを選択的に残して他部をエツチン
グ除去し、これの上に跨がって全面的に例えば５ｉｎ２
絶縁層（２４）をＣＶＤ法等によって形成する。ここに
ベース電極を構成する第１の半導体層（２３）はｎ型の
不純物例えばボロンＢが高濃度をもってドープされた多
結晶シリコン層をＣＶＤ法によって形成するか、あるい
は不純物がドープされていない多結晶シリコン層を形成
して後に、これに高濃度をもってｎ型の不純物イオン例
えばＢ“を注入することによって形成する。

第２図Ｃに示すように、絶縁層（２４）と第２図Ｂで示
した半導体層（２３）とこれの下の絶縁層（２２）とに
わたってエミッタ領域形成部とその周縁を含んで開口（
２５）を穿設する。そしてこの開口（２５）内を含んで
全面的に同様にベース電極の一部となる第２の半導体層
（２６）例えば多結晶シリコン層をＣＶＤ法等によって
形成する。

第２図りに示すように、異方性エツチング例えば反応性
イオンエツチングＲＩＥによって第２の半導体層（２６
）に対してエツチングを行ない、開口（２５）の側面に
エツチング方向に対して肉厚に形成された半導体層（２
６）を第１のサイドウオール（２７）として残してエッ
チバックする。このようにして第１のサイドウオール（
２７）とこれに連接する第１の半導体層（２３）の残部
によってベース電極（１１）を構成する。

第２図已に示すように、第２の半導体層（２６）よりな
る第１のサイドウオール（２７）の表面を熱酸化して酸
化膜（１４）を形成する。

第２図Ｆに示すように、表面に酸化膜（１４）が形成さ
れた第１のサイドウオール（２７）内の開口（２８）内
を含んで全面的に８１０２等の絶縁層（２９）をＣＶＤ
法等によって被着形成する。

第２図Ｇに示すように、絶縁層（２９）に対しＲＩＥ等
の異方性エツチングを行って第１のサイドウオール（２
７）上にＳｉＯ□酸化膜（１４）介して第２のサイドウ
オール（３０）を形成する。

第２図Ｈに示すように、第２のサイドウオール（３０）
内の開口（３１）内を含んで多結晶シリコン層等のエミ
ッタ電極となる第３の半導体層（３２）を全面的に形成
する。

第１図に示すようにこれを選択的にエツチングしてエミ
ッタ電極（１３）を形成する。この半導体層（３２）よ
り成るエミッタ電極（１３）を通じてエピタキシャル半
導体層（１８）に浅くｐ型の不純物を拡散して真性ベー
ス領域（３４）、すなわちベース動作領域を形成し、同
様にエミッタ電極（１３）即ち半導体層（３２）を通じ
てｎ型の不純物を導入して浅いエミッタ領域（３３）を
形成するとともに第２の半導体層（２６）による第１の
サイドウオール（２７）を通じて例えば第１の半導体層
（２３）よりの不純物を拡散してグラフトベース領域（
３４Ａ）　　を形成する。この場合、第１および第２の
半導体層（２３）および（２６）によってベース電極（
１１）が形成される。また絶縁層（２４）に対してコレ
クタおよびベース電場窓の窓開けを行い、その後全面的
にＡＩ等の金属層の蒸着およびフォトリソグラフィによ
るパターン化を行ってエミッタ電極（１３）上にエミッ
タ金属電極（３５）を被着形成するとともにコレクタ電
極取出し領域（２１）上とベース電極（［１）上に夫々
コレクタおよびベース各金属電極（３６）および（３７
）をオーミックに被着形成する。

尚、第１図および第２図に説明した例では、ベース電極
（１１）の一部を構成する第１のサイドウオール（２７
）下にグラフトベース領域（３４＾）を選択的に形成す
るようにしたバイポーラトランジスタに本発明を適用し
た場合であるが、第３図に示すようにサイドウオールを
有せず、第１の半導体層（２３）のみによってベース電
極（１１）を構成する構造をとる場合は、このベース電
極（１１）を構成する第１の半導体層（２３）のエミッ
タ側端面に熱酸化による酸化膜（１４）を形成すること
ができる。尚第３図において、第１図に対応する部分に
は同一符号を付して重複説明を省略する。

更に、第４図を参照して本発明によるバイポーラトラン
ジスタの他の例をその一製造方法と共に説明する。

第４図において第１図及び第２図と対応する部分には同
一符号を付して重複説明を省略する。第４図Ａに示すよ
うに、第２図Ａ−Ｃで説明したように、開口（２５）の
形成を行って第２の半導体層（２６）を形成して後、こ
れの上にＣＶＤ法等によって全面的に例えばＳ１０□絶
縁層（２９）を形成する。

次に第４図已に示すようシ＝、絶縁層（２９）に対しＲ
ＩＥエツチング等の異方性エツチングによるエッチバッ
クを行って、第１のサイドウオール絶縁層（３０Ａ）　
を形成する。

第４図Ｃに示すように、５ｉｎ２サイドウオ一ル絶縁層
（３０Ａ）　　とＳｉＯ□絶縁層（２４）をエツチング
マスクとして、半導体層（２６）をエツチングして開口
（２５）内のサイドウオール絶縁層（３０Ａ）　　によ
って囲まれた部分に開口（５５）を穿設すると共に、絶
縁層（２４）上の第２の半導体層（２６）を除去する。

第４図りに示すように熱酸化処理を行って第２の半導体
層（２６）の、主として開口（５５）に臨む端面と、絶
縁層（２４）と第１のサイドウオール絶縁層（３０Ａ）
　　との間に臨む上端面とを熱酸化して酸化膜（１４）
を形成する。このとき、ＣＶＤ法によって形成した５１
０２サイドウオ一ル絶縁層（３０Ａ）　　が仮にリーキ
ーつまり緻密性に欠は電流漏洩性を有する場合は、これ
を通じて第２の半導体層（２６）のサイドウオール絶縁
層（３０Ａ）　　との界面において酸化が生じ酸化膜（
１４）の生成がなされる。

第４図Ｅに示すように、開口（５５）内に、第１のサイ
ドウオール絶縁層（３０Ａ）　　の内面に更に同様に８
１０□絶縁層のＣＶＤ法による全面的被着、異方性エツ
チングによるエッチバックによって第２のサイドウオー
ル絶縁層（３０Ｂ）　　を形成する。

その後、第４図Ｆに示すように、第３の半導体層（３２
）の形成、パターン化、不純物導入等を第２図Ｈ及び第
１図で説明したと同様にしてバイポーラトランジスタを
得る。

〔発明の効果〕

上述の構成によればベース電極（１１）とエミッタ電極
（１３）との間に少なくともベース電極（１１）の半導
体層（２６）または（２３）自体を熱酸化してなる酸化
膜（１４）を形成するようにしたので、その緻密性によ
って、また、熱酸化工程を経ることによって、例えば第
４図で説明した例におけるように、これの上に形成する
絶縁層（−３０Ａ）　　が漏洩性であるときは、これを
通じての第２の半導体層（２６）の酸化によって生成し
た緻密な酸化膜によって絶縁層（３０Ａ）の漏洩性を補
ってミッタ・ベース間の耐電性の向上、漏洩電流の発生
を確実に回避できる。

したがって信頼性の高いバイポーラトランジスタが得ら
れる。

【図面の簡単な説明】

第１図は本発明によるバイポーラトランジスタの一例の
路線的断面図、第２図Ａ−Ｈはそれぞれその一例の各製
造工程の路線的断面図、第３図は本発明によるバイポー
ラトランジスタの他の例の路線的断面図、第４図Ａ−Ｆ
は本発明の更に他の例のその一製造方法の各工程の路線
的断面図、第５図は対比例の断面図である。 （１９）は半導体基板、（１３）はエミッタ電極、（１
４）は酸化膜、（２３）、　（２６）　　及び（３２）
は第１１第２及び第３の半導体層である。 Ｙ 不発明１＝、Ｅ’３パイご−ラトランジ″人フ９イ＋！
／１ｉ！・１つ一瞥斧東台勺断面２第３図

Claims (1)

1. 【特許請求の範囲】 半導体層から成るベース電極と、該ベース電極と絶縁層
   を介して配されたエミッタ電極とを有するバイポーラト
   ランジスタにおいて、 上記絶縁層が、上記ベース電極の酸化膜を含むことを特
   徴とするバイポーラトランジスタ。