JPH023267A - リレー駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 例えば２時分割ディジタル交換機の加入者回路で使用す
るリレー駆動回路に関し、 ＬＳＩ化に適したリレー駆動回路を構成することを目的
とし、 リレー駆動回路をＰ型シリコン基板上に形成してＬＳＩ
化する際に、リレーを駆動するリレー駆動用トランジス
タとしてＮＰＮ型トランジスタを用い、該ＮＰＮ型トラ
ンジスタの飽和を防止する飽和防止手段を設ける様に構
成にする。

〔産業上の利用分野〕

本発明は１例えば時分割ディジタル交換機の加入者回路
で使用するリレー駆動回路に関するものである。

現在、加入者回路はＬＳＩ化が進み、　ＢＳＨと呼ばれ
る機能を内蔵するＬＳＩが主流となっている。

ここで、ＢはＢａｔｔｅｒｙ　ｆｅｅｄ（電流供給）の
略Ｓは５ｕｐｅｒｖ　ｉｓ　ｉｏｎ　（監視）の略、Ｈ
はＨｙｂｒｉｄ（２線−４線交換）の略である。

しかし、このＬＳＩに１６Ｈｚの呼出信号送出などに用
いるためのリレー駆動回路を内蔵させることにより、　
ＬＳＩの高機能化２部品点数の削減、コストダウンを図
ろうとする傾向にあるが、これに伴って、　ＬＳＩ化に
適したリレー駆動回路を構成することが要望されている
。

〔従来の技術〕

第５図は従来例のブロック図を示す。

図において、呼出制御信号ＳＤが抵抗Ｒ＋を介して入力
すると、　ＰＮＰ型トランジスタＱ、がオンになり。

リレーのＩ在線ＲＬ、に駆動電流が流れる。そこで。

このリレーの接点（図示せず）がオン／オフして呼出状
態と通話状態の切替えが行われる。尚、ダイオードＤ、
はリレーの捲線ＲＬ＋　によって生ずるフライハック電
流防止用である。

〔発明が解決しようとする課題〕

ここで、リレー駆動回路をＬＳＩ化する際、上記の様に
リレー駆動用トランジスタロ、とじてＰＮＰ型トランジ
スタを用いると、リレーを動作させるに必要な９例えば
数１０ｍＡの電流をリレーの捲線に流すことが困難とな
るが、これを第６図を用いて説明する。

先ず、ＬＳＩ基板はＰ型のシリコン基板を用いるが、こ
の基板上にＰＮＰ型トランジスタを形成する場合、第６
図（ａｌの右側に示す様にイオン注入によってＮ型の島
を作り、その中にＰ型の島（Ｐ＋とＰ２とする）を２つ
作り、ＰｌをエミッタＩＥ、　ＮをベースＢ　、　Ｐ２
をコレクタＣにする。

ここで、トランジスタの特性はベースの幅によって決ま
るが、この幅は製造時に使用されるＮ、　Ｐｌ、Ｐ２の
島を作るためのマスクの精度と、イオンを注入するため
にこれらのマスクを基板上に置く位置決め精度などによ
って決まり、調整は不可能である。即ち、コレクタ１エ
ミツタの島の位置や大きさによって決まる。

一方、ＮＰＮ型トランジスタの場合、第６図（ａｌの左
側に示す様にイオン注入によりＮ２の島を１次にＮ２の
島の中にＰの島を、最後にＰの島の中にＮ１の島を形成
し、それぞれコレクタ、ベース、エミッタとするが、ベ
ースの幅は温度と時間により決まり、制御が容易である
。

この為、第６図（ｂｌに示す様にＰＮＰ型トランジスタ
はコレクタを大きくするとエミッタ接地の電流増幅率ｈ
ｆ、が非常に小さ（なり、リレーを駆動させる程の電流
が流せないと云う問題がある。

尚、個別部品のＰＮＰ型トランジスタはＮ型基板を使用
するので第６図（ａｌの左側の図でＰ　）ｆ：ＮにＮを
Ｐに置き換えて形成するので特に問題はないが。

ＬＳＩの場合にはＰ型基板を用いるので第６図（ａｌの
右側の構成になり、上記の問題が生ずる。

〔課題を解決する為の手段〕

第１図は本発明の原理ブロック図を示す。

図中＋　Ｑ２はリレーを駆動するＮ　Ｐ　Ｎ型トランジ
スタで、２は該ＮＰＮ型トランジスタの飽和を防止する
飽和防止手段である。

〔作用〕

本発明はリレー駆動用トランジスタとして第２図（即ち
、第６図Ｃａｌの左側と同じ）に示す構成のＮＰＮ　　
ｌ−ランジスタＱ２を用いることにより、第６図ｆｂｌ
に示す様に数１０ｍＡのコレクタ電流を流すことが可能
となり、　ＬＳＩ化に適したリレー駆動回路を構成する
ことができる。

しかし、このＰ型基板には上記の様にＮＰＮＰＮＰトラ
ンジスタ（等価回路で示している）とＰ型基板、Ｎの島
、Ｐの島で構成される寄生ＰＮＰ型トランジスタＱ２＋
も形成される。

今、ＮＰＮ型トランジスタＱ２に電流を流して飽和させ
ると、トランジスタｏ２のｖｂａが約０．７Ｖ、ＶＣｏ
が約０．３Ｖとなるので寄生トランジスタＱ２１のＶｂ
ｅは約０．４■となる。そこで、トランジスタ０２′が
オンとなり、コレクタ電流、即ちリーク電流が流れてＰ
型基板上に電位差が生じ、形成されたトランジスタが正
常に動作しなくなる可能性がある。

そこで、第１図に示す様に飽和防止手段２を設け、　Ｎ
ＰＮ型トランジスタＱ２が飽和しない様にして。

形成されたトランジスタが正常に動作する様にしなけれ
ばならない。

〔実施例〕

第３図は本発明の実施例の回路図を示す。ここで、リレ
ーの捲線ＲＬ、はリレー１の構成部分、ダイオードＤ２
は飽和防止手段２の構成部分を示す。

以下１図の動作を説明する。先ず、呼出制御信号ＳＤが
１の時はトランジスタＱ４がオフの為、トランジスタＱ
３．　Ｑ２がオフとなり、リレーの捲線ＲＬに駆動電流
は流れない。しかし、呼出制御信号ＳＤがＯの時はトラ
ンジスタＱ４がオンとなる為、トランジスタＱ３．　Ｑ
２がオンとなり、リレーの捲線ＲＬに駆動電流が流れる
。

次に、ダイオードＤ２の動作を説明するが、説明を簡単
にする為にトランジスタＱ２のエミッタ、および抵抗Ｒ
３の一端はアースされているとする。

今、ダイオードＤ２がないとすると、トランジスタＱ２
が飽和するまでコレクタ電流が流れる。

しかし、トランジスタＱ４のコレクタとＱ２のコレクタ
との間に飽和防止用ダイオードＤ２を接続すると、ダイ
オードＤ２のＡ点の電位は２ｖ、８（Ｖ６．はトランジ
スタのベース・エミッタ間の電圧で、約０．７ｖである
）であり、８点の電位１即ちＶＣｌｉはダイオードＤ２
の電圧降下分だけ下がった約０．７Ｖに抑えられる。

一方、トランジスタＱ２の飽和時のＶｃｅは約０．３Ｖ
であるので、このトランジスタは飽和状態にならず、前
記のリーク電流が流れるのが防止される。

これにより、ＬＳＩ化に適したリレー駆動回路を構成す
ることができる。

また、第４図はＬＳＩ化した本発明の回路図例を示す。

図において、呼出制御信号ＳＤが１の時はトランジスタ
Ｑ１□がオンするので、トランジスタＱ１３は逆バイア
スとなりオフになる。従って、トランジスタＱ１４はベ
ース電流は流れず、オフとなる。そこで、トランジスタ
０．〜Ｑ２はオフとなる。

しかし、呼出制御信号ＳＤが０の時はトランジスタＱＩ
２はオフとなり１　トランジスタＱ、３のベースはトラ
ンジスタし。およびＱ、により１．４ｖ程度になり、ベ
ース電流が流れてオンになる。そこで、トランジスタＱ
１４．トランジスタＱ８〜Ｑ□もオンとなりリレーの捲
線ＲＬ、に駆動電流が流れる。

尚、ダイオードＤ２はトランジスタＱ２の飽和防止用で
あり、ダイオードＤ２はフライバック防止用である。ま
た、Ｒ２−Ｒ５は抵抗である。

〔発明の効果〕

以上詳細に説明した様に１本発明によればＬＳＩ化に適
したリレー駆動回路を構成することができると云う効果
がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は第１図の動作説明図、 第３図は本発明の実施例の回路図、 第４図はＬＳＩ化した本発明の回路図例、第５図は従来
例の回路図、 第６図は問題点の説明図を示す。 図において、 １はリレ ２は飽和防止手段、 Ｑ２はＮＰＮ型トランジスタを示す。 ／！ｌ−発明の原理ブロック図 箋　　／　図 ７１出の゛申カイセ説Ｂ月図 第２図 十ｓＶ 本発明の更施イグ１１の回路図 第　３　図 十ＳＶ 侑〔呆イ列の回路口 第 図 ＬＳＩイ乙しｆ；本ｊｒ日月の［］路図イ列）色　　４
　　図 ＮＰＮ型トランジスタ ＰＮＰ型トランジスタ （ＣＬ） 問題７憇の名先明図 蟹　６　図

Claims (1)

1. 【特許請求の範囲】 リレー駆動回路をＰ型シリコン基板上に形成してＬＳＩ
   化する際に、 リレー（１）を駆動するリレー駆動用トランジスタとし
   てＮＰＮ型トランジスタ（Ｑ＿２）を用い、該ＮＰＮ型
   トランジスタの飽和を防止する飽和防止手段（２）を設
   ける構成にすることを特徴とするリレー駆動回路。