JPH0237133B2 - - Google Patents
Info
- Publication number
- JPH0237133B2 JPH0237133B2 JP55149537A JP14953780A JPH0237133B2 JP H0237133 B2 JPH0237133 B2 JP H0237133B2 JP 55149537 A JP55149537 A JP 55149537A JP 14953780 A JP14953780 A JP 14953780A JP H0237133 B2 JPH0237133 B2 JP H0237133B2
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- inverter circuit
- waveform shaping
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007493 shaping process Methods 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 claims description 21
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/033—Monostable circuits
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は、半導体集積回路に好適な波形整形回
路に関し、その主な目的は断続的なトリガパルス
を吸収できるリ・トリガラブル・マルチバイブレ
ータの機能を具えた波形整形回路を提供するもの
であつて、低電圧（約1V）で且つ低消費電流で
駆動し得、コンデンサの充放電による時定数回路
と電流注入型論理回路を形成するI2L素子
（Integrated Injection Logic）（以下、本発明に
おいて、I2L素子は、インバータ回路を構成する
ものとする。）等により構成された簡便な構造を
有する波形整形回路を提供するにある。
路に関し、その主な目的は断続的なトリガパルス
を吸収できるリ・トリガラブル・マルチバイブレ
ータの機能を具えた波形整形回路を提供するもの
であつて、低電圧（約1V）で且つ低消費電流で
駆動し得、コンデンサの充放電による時定数回路
と電流注入型論理回路を形成するI2L素子
（Integrated Injection Logic）（以下、本発明に
おいて、I2L素子は、インバータ回路を構成する
ものとする。）等により構成された簡便な構造を
有する波形整形回路を提供するにある。
本発明に係る波形整形回路の概要に就いて説明
すると、最初のトリガパルスによつて出力を反転
させて自己保持させる手段と、断続的なトリガパ
ルスの発振の停止によつてコンデンサへの充電を
開始させ、その充電電位の上昇によつて自己保持
状態を解除する手段により出力パルスを得るリ・
トリガラブル・マルチバイブレータの機能を有す
る波形整形回路に係るものである。
すると、最初のトリガパルスによつて出力を反転
させて自己保持させる手段と、断続的なトリガパ
ルスの発振の停止によつてコンデンサへの充電を
開始させ、その充電電位の上昇によつて自己保持
状態を解除する手段により出力パルスを得るリ・
トリガラブル・マルチバイブレータの機能を有す
る波形整形回路に係るものである。
以下、本発明に係る波形整形回路に就いて、第
１図乃至第５図に基づき説明する。
１図乃至第５図に基づき説明する。
第１図は本発明に係る波形整形回路の一実施例
を示す回路図であつて、I2L素子等で構成されて
いる。尚、第２図ａ，ｂはI2L素子のシンボルマ
ークであり、第３図ａ，ｂはその等価回路を示し
ている。
を示す回路図であつて、I2L素子等で構成されて
いる。尚、第２図ａ，ｂはI2L素子のシンボルマ
ークであり、第３図ａ，ｂはその等価回路を示し
ている。
第１図に於いて、１はトリガパルスが入力され
る入力端子であつて、入力端子１をインバータ回
路３の入力端と接続する。インバータ回路３の第
１の出力端をインバータ回路４の入力端とインバ
ータ回路５の出力端に接続する。インバータ回路
４は三個の出力端７，８，９を有し、出力端７は
波形整形回路の出力端子２に接続され、出力端８
はインバータ回路５の出力端とインバータ回路６
の出力端に接続し、出力端９はインバータ回路６
の入力端とインバータ回路３の第２の出力端とコ
ンデンサC1の一端に接続する。インバータ回路
６は、インジエクタ電流によつてコンデンサC1
を充電し、コンデンサC1の充電電位によつて、
インバータ回路６が作動して、I2L素子４，５が
自己保持状態を解除する機能を有する。
る入力端子であつて、入力端子１をインバータ回
路３の入力端と接続する。インバータ回路３の第
１の出力端をインバータ回路４の入力端とインバ
ータ回路５の出力端に接続する。インバータ回路
４は三個の出力端７，８，９を有し、出力端７は
波形整形回路の出力端子２に接続され、出力端８
はインバータ回路５の出力端とインバータ回路６
の出力端に接続し、出力端９はインバータ回路６
の入力端とインバータ回路３の第２の出力端とコ
ンデンサC1の一端に接続する。インバータ回路
６は、インジエクタ電流によつてコンデンサC1
を充電し、コンデンサC1の充電電位によつて、
インバータ回路６が作動して、I2L素子４，５が
自己保持状態を解除する機能を有する。
斯かる波形整形回路の動作を第４図のタイミン
グチヤートに基づき説明する。第４図１は断続状
態にあるトリガパルスの波形を示すタイミングチ
ヤートであり、第４図２はコンデンサC1の充放
電曲線を示し、第４図３は出力端子２の出力波形
を示している。
グチヤートに基づき説明する。第４図１は断続状
態にあるトリガパルスの波形を示すタイミングチ
ヤートであり、第４図２はコンデンサC1の充放
電曲線を示し、第４図３は出力端子２の出力波形
を示している。
入力端子１に第４図１に示したように、Ｈレベ
ルのトリガパルスが入力されると、インバータ回
路３は動作してその出力端がＬレベルとなる。イ
ンバータ回路４の入力側がＬレベルとなり、その
出力側が号レベルとなる。そして、インバータ回
路５の出力側がＬレベルとなり、インバータ回路
４の入力端は、インバータ回路５によつてＬレベ
ルに保持され、インバータ回路４は自己保持状態
となる。即ち、この状態ではインバータ回路３の
入力側がＬレベルとなつて、その出力側がＨレベ
ル（インバータ回路の出力端は、オープンコレク
タとなつている。）となつたとしても、インバー
タ回路５のＬレベルの出力が優先される為にイン
バータ回路３，５の出力端はＬレベルに保持され
る。一方、インバータ回路３の第２の出力端及び
インバータ回路４の出力端９は、フローテイング
状態となつており、トリガパルスの断続状態が停
止した場合は、インバータ回路６を介しコンデン
サC1に充電電流が流れ込み得る状態となつてい
る。
ルのトリガパルスが入力されると、インバータ回
路３は動作してその出力端がＬレベルとなる。イ
ンバータ回路４の入力側がＬレベルとなり、その
出力側が号レベルとなる。そして、インバータ回
路５の出力側がＬレベルとなり、インバータ回路
４の入力端は、インバータ回路５によつてＬレベ
ルに保持され、インバータ回路４は自己保持状態
となる。即ち、この状態ではインバータ回路３の
入力側がＬレベルとなつて、その出力側がＨレベ
ル（インバータ回路の出力端は、オープンコレク
タとなつている。）となつたとしても、インバー
タ回路５のＬレベルの出力が優先される為にイン
バータ回路３，５の出力端はＬレベルに保持され
る。一方、インバータ回路３の第２の出力端及び
インバータ回路４の出力端９は、フローテイング
状態となつており、トリガパルスの断続状態が停
止した場合は、インバータ回路６を介しコンデン
サC1に充電電流が流れ込み得る状態となつてい
る。
次に、第４図１に示すように、断続的なトリガ
パルスが完了すると、インバータ回路６を介しそ
のインジエクター電流による充電電流がコンデン
サC1に流れ込み第４図２に示すように徐々に充
電曲線ａを描き電位が上昇する。コンデンサC1
に充電が開始され電位が上昇しインバータ回路６
の入力端子にＨレベルの電圧を入力するとインバ
ータ回路６の出力はＬレベルとなり、インバータ
回路５の出力側はＨレベルに反転し、保持機能が
解除されインバータ回路４の出力端の電位がＨレ
ベルからＬレベルに反転する。これによつて出力
端子２の出力が第４図３に示すようなパルス波形
を得ることができる。
パルスが完了すると、インバータ回路６を介しそ
のインジエクター電流による充電電流がコンデン
サC1に流れ込み第４図２に示すように徐々に充
電曲線ａを描き電位が上昇する。コンデンサC1
に充電が開始され電位が上昇しインバータ回路６
の入力端子にＨレベルの電圧を入力するとインバ
ータ回路６の出力はＬレベルとなり、インバータ
回路５の出力側はＨレベルに反転し、保持機能が
解除されインバータ回路４の出力端の電位がＨレ
ベルからＬレベルに反転する。これによつて出力
端子２の出力が第４図３に示すようなパルス波形
を得ることができる。
斯かる波形整形回路は、トリガパルスが入力さ
れ断続状態が終わるとコンデンサC1が充電され
電位が上昇し、インバータ回路６を作動させて保
持状態になるインバータ回路４を反転させ出力パ
ルスを得ている。パルフ幅ＴはＴ＝C1・（Vcc／
ｉ）＋ｔ（但し、Vccは電源電圧、ｉはコンデンサ
C1に流れ込む定電流、ｔはトリガパルスの断続
時間を含む入力パルスのパルス幅）の関係式に基
づき定まる。
れ断続状態が終わるとコンデンサC1が充電され
電位が上昇し、インバータ回路６を作動させて保
持状態になるインバータ回路４を反転させ出力パ
ルスを得ている。パルフ幅ＴはＴ＝C1・（Vcc／
ｉ）＋ｔ（但し、Vccは電源電圧、ｉはコンデンサ
C1に流れ込む定電流、ｔはトリガパルスの断続
時間を含む入力パルスのパルス幅）の関係式に基
づき定まる。
第５図は、本発明に係る波形整形回路の他の実
施例を示す図である。第５図に於いて、インバー
タ回路３の出力端とコンデンサC1の他端間にト
ランジスタ１０、電流源１１、及びインバータ回
路１２からなる放電回路系が形成されている。他
は第１図と同一の回路で形成されている。その動
作は第１図の実施例と同様な動作を行い、第４図
１に示したように断続的なトリガパルスの入力が
完了するとコンデンサC1に充電が開始され、イ
ンバータ回路６の入力端の電位がＬレベルからＨ
レベルとなつて、インバータ回路５の出力がＨレ
ベルとなり、自己保持機能が解除されて出力パル
スを得る。第１図の実施例と異なる点は、トラン
ジスタ１０、電流源１１、及びインバータ回路１
２からなる放電回路系が具えられており、コンデ
ンサC1に充電された電荷を急速に放電する。又、
コンデンサC1の電荷容量によつて放電回路系は
異なり、第１図及び第５図に限定されるものでな
い。
施例を示す図である。第５図に於いて、インバー
タ回路３の出力端とコンデンサC1の他端間にト
ランジスタ１０、電流源１１、及びインバータ回
路１２からなる放電回路系が形成されている。他
は第１図と同一の回路で形成されている。その動
作は第１図の実施例と同様な動作を行い、第４図
１に示したように断続的なトリガパルスの入力が
完了するとコンデンサC1に充電が開始され、イ
ンバータ回路６の入力端の電位がＬレベルからＨ
レベルとなつて、インバータ回路５の出力がＨレ
ベルとなり、自己保持機能が解除されて出力パル
スを得る。第１図の実施例と異なる点は、トラン
ジスタ１０、電流源１１、及びインバータ回路１
２からなる放電回路系が具えられており、コンデ
ンサC1に充電された電荷を急速に放電する。又、
コンデンサC1の電荷容量によつて放電回路系は
異なり、第１図及び第５図に限定されるものでな
い。
本発明に係る波形整形回路は、断続的トリガパ
ルスが完了するとコンデンサC1に充電が開始さ
れインバータ回路６が反転する時間、即ち、トリ
ガパルスが入力された時点からコンデンサC1に
充電してインバータ回路６を反転させて、インバ
ータ回路３を反転させるまでの時間によつて、パ
ルス幅が決定される。このようなコンデンサC1
の充電電圧によつて、自己保持機能を解除する手
段によつて出力波形を得るものである。また、斯
る波形整形回路は電流注入型論理回路によつて簡
易に構成することができると共に、充電電流の供
給を行うインバータ回路６のインジエクター電流
を調整することによつて、充電時間を容易に調整
できる。従つて、出力パルスのパルス幅の調整も
できる。
ルスが完了するとコンデンサC1に充電が開始さ
れインバータ回路６が反転する時間、即ち、トリ
ガパルスが入力された時点からコンデンサC1に
充電してインバータ回路６を反転させて、インバ
ータ回路３を反転させるまでの時間によつて、パ
ルス幅が決定される。このようなコンデンサC1
の充電電圧によつて、自己保持機能を解除する手
段によつて出力波形を得るものである。また、斯
る波形整形回路は電流注入型論理回路によつて簡
易に構成することができると共に、充電電流の供
給を行うインバータ回路６のインジエクター電流
を調整することによつて、充電時間を容易に調整
できる。従つて、出力パルスのパルス幅の調整も
できる。
又、本発明に係るリ・トリガラブル・マルチバ
イブレータ機能を有する波形整形回路は第１図及
び第５図のようにI2Lで構成された電流源回路に
よる論理回路で構成されている為に、低電圧で駆
動できると共に、論理回路が電流切り換えによつ
て動作される為に消費電流を少なくでき、かつ半
導体集積密度を高めることができる特徴を有して
いる。
イブレータ機能を有する波形整形回路は第１図及
び第５図のようにI2Lで構成された電流源回路に
よる論理回路で構成されている為に、低電圧で駆
動できると共に、論理回路が電流切り換えによつ
て動作される為に消費電流を少なくでき、かつ半
導体集積密度を高めることができる特徴を有して
いる。
更に、本発明に係る波形整形回路はリ・トリガ
ラブル・マルチバイブレータの機能を具えたもの
であつて、入力端子に断続的なトリガパルスが入
力されても、吸収して他の回路に悪影響を与える
ことがない特徴を有している。
ラブル・マルチバイブレータの機能を具えたもの
であつて、入力端子に断続的なトリガパルスが入
力されても、吸収して他の回路に悪影響を与える
ことがない特徴を有している。
第１図は本発明に係る波形整形回路の一実施例
を示す図、第２図ａ，ｂはインバータ回路の説明
図であつて、第３図ａ，ｂはその等価回路を示す
図、第４図１乃至３は第１図の波形整形回路の動
作を説明する為のタイミングチヤート、第５図は
本発明に係る波形整形回路の他の実施例を示す図
である。 １：入力端子、２：出力端子、３，４，５，
６，１２：インバータ回路。
を示す図、第２図ａ，ｂはインバータ回路の説明
図であつて、第３図ａ，ｂはその等価回路を示す
図、第４図１乃至３は第１図の波形整形回路の動
作を説明する為のタイミングチヤート、第５図は
本発明に係る波形整形回路の他の実施例を示す図
である。 １：入力端子、２：出力端子、３，４，５，
６，１２：インバータ回路。
Claims (1)
- 【特許請求の範囲】 １ 電流注入型論理回路からなる波形整形回路に
於いて、該波形整形回路が、第１乃至第４のI2L
素子とコンデンサから形成され、該波形整形回路
の入力端子が第１のI2L素子の入力端子に接続さ
れ、第１のI2L素子の第１の出力端子が第２のI2L
素子の入力端子と第３のI2L素子の出力端子に接
続され、第２のI2L素子の第１の出力端子が該波
形整形回路の出力端子に接続され、第２のI2L素
子の第２の出力端子が第３のI2L素子の入力端子
と第４のI2L素子の出力端子に接続され、第２の
I2L素子の第３の出力端子が、コンデンサの一端
と第４のI2L素子の入力端子に接続されると共に
第１のI2L素子の第２の出力端子に接続されてな
ることを特徴とする波形整形回路。 ２ 前記第１のI2L素子の第２の出力端子と前記
コンデンサと該第４のI2L素子の入力端子と該第
２のI2L素子の第３の出力端子との接続点間に、
該コンデンサに充電された電荷を放電する為の放
電回路系が接続されてなる特許請求の範囲第１項
記載の波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55149537A JPS5773519A (en) | 1980-10-24 | 1980-10-24 | Retriggerable multivibrator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55149537A JPS5773519A (en) | 1980-10-24 | 1980-10-24 | Retriggerable multivibrator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5773519A JPS5773519A (en) | 1982-05-08 |
| JPH0237133B2 true JPH0237133B2 (ja) | 1990-08-22 |
Family
ID=15477300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55149537A Granted JPS5773519A (en) | 1980-10-24 | 1980-10-24 | Retriggerable multivibrator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5773519A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS598425A (ja) * | 1982-07-06 | 1984-01-17 | Toko Inc | Ｉ↑２ｌ素子からなる波形整形回路 |
-
1980
- 1980-10-24 JP JP55149537A patent/JPS5773519A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5773519A (en) | 1982-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2976432A (en) | Stable-fast recovery transistorized multivibrator circuit | |
| US4092551A (en) | A.C. powered speed up circuit | |
| US4479097A (en) | Low voltage, low power RC oscillator circuit | |
| JPS5625290A (en) | Semiconductor circuit | |
| JPS56122526A (en) | Semiconductor integrated circuit | |
| US3378701A (en) | Direct coupled pulse timing apparatus | |
| JPS5877092A (ja) | メモリの読取り方法 | |
| US3239779A (en) | Free running multivibrator transistor circuit | |
| JPS602675Y2 (ja) | 放電タイマ装置 | |
| JPS6116590Y2 (ja) | ||
| JPS6243367B2 (ja) | ||
| SU1026289A1 (ru) | Реверсивный мультивибратор | |
| SU391707A1 (ru) | Ждущий мультивибратор | |
| SU900411A1 (ru) | Одновибратор | |
| SU489205A1 (ru) | Ждущий мультивибратор | |
| SU465717A1 (ru) | Мультивибратор | |
| JPS6214754Y2 (ja) | ||
| SU953710A2 (ru) | Формирователь импульсов | |
| SU1238229A1 (ru) | Транзисторный ключ | |
| SU425331A1 (ru) | Адресный формирователь для накопителя на мдп-структурах | |
| SU974581A1 (ru) | Таймер | |
| SU569009A1 (ru) | Генератор импульсов низкой частоты | |
| SU712929A1 (ru) | Ждущий мультивибратор | |
| JPH0212752Y2 (ja) | ||
| SU615601A1 (ru) | Пороговое устройство |