JPH0238017B2 - Handotaisuitsuchikairo - Google Patents
HandotaisuitsuchikairoInfo
- Publication number
- JPH0238017B2 JPH0238017B2 JP12757483A JP12757483A JPH0238017B2 JP H0238017 B2 JPH0238017 B2 JP H0238017B2 JP 12757483 A JP12757483 A JP 12757483A JP 12757483 A JP12757483 A JP 12757483A JP H0238017 B2 JPH0238017 B2 JP H0238017B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switch
- semiconductor element
- current
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for DC voltages or currents
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M19/00—Current supply arrangements for telephone systems
- H04M19/001—Current supply source at the exchanger providing current to substations
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Thyristor Switches And Gates (AREA)
- Devices For Supply Of Signal Current (AREA)
- Interface Circuits In Exchanges (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ゲート駆動電流の総量の小さい半導
体スイツチ回路に関するものである。
体スイツチ回路に関するものである。
（従来技術）
直流電流や交流電流をオン／オフ制御でき、し
かも導通抵抗が小さい半導体スイツチとして、従
来よりPNPN4層構造の半導体スイツチ（以下、
PNPNスイツチと略記する）がよく用いられて
いる。第１図はこの種の半導体スイツチ回路の一
例として、特に、加入者回路の直流給電部に適用
したものを例にとつて示してある。
かも導通抵抗が小さい半導体スイツチとして、従
来よりPNPN4層構造の半導体スイツチ（以下、
PNPNスイツチと略記する）がよく用いられて
いる。第１図はこの種の半導体スイツチ回路の一
例として、特に、加入者回路の直流給電部に適用
したものを例にとつて示してある。
第１図において、Ｔは電話機等の加入者端末、
N1は直流給電回路、N2は加入者線路、Q1〜Q4は
PNPNスイツチで、夫々アノード端子（第１主
端子）、カソード端子（第２主端子）及びゲート
端子を有している。R1〜R4は抵抗、S1，S2はス
イツチ、I1〜I4は電流源、E1は正電圧源である。
また、給電回路N1は、スイツチS3と抵抗R5，R6
および負電源E2でもつて等価的に表わすことが
できる。
N1は直流給電回路、N2は加入者線路、Q1〜Q4は
PNPNスイツチで、夫々アノード端子（第１主
端子）、カソード端子（第２主端子）及びゲート
端子を有している。R1〜R4は抵抗、S1，S2はス
イツチ、I1〜I4は電流源、E1は正電圧源である。
また、給電回路N1は、スイツチS3と抵抗R5，R6
および負電源E2でもつて等価的に表わすことが
できる。
第１図における回路動作を説明する。
加入者端末Ｔに給電回路N1から順方向の直流
給電を行うにはスイツチS3をオンにすると同時に
スイツチS1をオンとする。これにより、PNPN
スイツチQ1とQ2のゲートに電流が供給され、
PNPNスイツチQ1とQ2がオンとなる。すると地
気→R5→Q1→N2→Ｔ→N2→Q2→R6→E2→地気
のルートで直流ループが形成され、端末Ｔに直流
電流が供給される。また端末ＴにN1から逆方向
の直流給電を行なうにはスイツチS3をオンにする
と同時にスイツチS2をオンとする。これにより
PNPNスイツチQ3とQ4のゲートに電流が供給さ
れ、PNPNスイツチQ3とQ4がオンとなる。する
と、地気→R5→Q3→N2→Ｔ→N2→Q4→R6→E2
→地気のルートで逆方向の直流ループが形成さ
れ、端末Ｔに逆方向の直流電流が供給される。
給電を行うにはスイツチS3をオンにすると同時に
スイツチS1をオンとする。これにより、PNPN
スイツチQ1とQ2のゲートに電流が供給され、
PNPNスイツチQ1とQ2がオンとなる。すると地
気→R5→Q1→N2→Ｔ→N2→Q2→R6→E2→地気
のルートで直流ループが形成され、端末Ｔに直流
電流が供給される。また端末ＴにN1から逆方向
の直流給電を行なうにはスイツチS3をオンにする
と同時にスイツチS2をオンとする。これにより
PNPNスイツチQ3とQ4のゲートに電流が供給さ
れ、PNPNスイツチQ3とQ4がオンとなる。する
と、地気→R5→Q3→N2→Ｔ→N2→Q4→R6→E2
→地気のルートで逆方向の直流ループが形成さ
れ、端末Ｔに逆方向の直流電流が供給される。
さて、抵抗R1〜R4は温度上昇時等にスイツチ
Q1〜Q4自身の接合の逆方向飽和電流等でスイツ
チQ1〜Q4がオフ時に誤点弧するのを防止するた
めに設けたものである。一方、スイツチオン時に
はゲート駆動電流I1〜I4の値はそれぞれ Ii≧VGKi／Ri（ｉ＝１〜４） を満足することが必要である。（ここで、VGKiは
PNPNスイツチQiのゲート・カソード間導通電
圧である。）通常はRi＝Ｒ、VGKi＝VGK（ｉ＝１〜
４）とそれぞれ同じ値に設定する。
Q1〜Q4自身の接合の逆方向飽和電流等でスイツ
チQ1〜Q4がオフ時に誤点弧するのを防止するた
めに設けたものである。一方、スイツチオン時に
はゲート駆動電流I1〜I4の値はそれぞれ Ii≧VGKi／Ri（ｉ＝１〜４） を満足することが必要である。（ここで、VGKiは
PNPNスイツチQiのゲート・カソード間導通電
圧である。）通常はRi＝Ｒ、VGKi＝VGK（ｉ＝１〜
４）とそれぞれ同じ値に設定する。
すなわち従来の構成では、おのおののPNPN
スイツチに対して、VGK／Ｒ以上のゲート駆動電
流を供給する必要があつた。
スイツチに対して、VGK／Ｒ以上のゲート駆動電
流を供給する必要があつた。
（発明の目的）
本発明は、これらの欠点を除去するために提案
されたもので、直列関係にある２個のPNPNス
イツチの間で、ゲート駆動電流を共有化するよう
にし、全体でのゲート駆動電流の値を低減するこ
とを目的とする。
されたもので、直列関係にある２個のPNPNス
イツチの間で、ゲート駆動電流を共有化するよう
にし、全体でのゲート駆動電流の値を低減するこ
とを目的とする。
（発明の構成）
上記の目的を達成するため、本発明は第１及び
第２の主端子とゲート端子とを有し、前記のゲー
ト端子と第２の主端子とを抵抗で接続した４層構
造の第１及び第２の半導体素子を備え、前記の第
１の半導体素子の第１の主端子を直流給電回路に
接続し、第２の主端子を加入者線路を介して加入
者端末に接続し、前記の第２の半導体素子の第１
の主端子を加入者線路を介して前記の加入者端末
に接続し、第２の主端子を前記の直流給電回路に
接続し、トランジスタのコレクタをダイオードを
介して前記の第１の半導体素子の第２の主端子に
接続すると共に、エミツタを抵抗を介して前記の
第２の半導体素子のゲート端子に接続し、ベース
をスイツチを介して微小電流源に接続し、さらに
ベースをダイオードを介して前記の第２の半導体
素子のゲート端子に接続したことを特徴とする半
導体スイツチ回路を発明の要旨とするものであ
る。
第２の主端子とゲート端子とを有し、前記のゲー
ト端子と第２の主端子とを抵抗で接続した４層構
造の第１及び第２の半導体素子を備え、前記の第
１の半導体素子の第１の主端子を直流給電回路に
接続し、第２の主端子を加入者線路を介して加入
者端末に接続し、前記の第２の半導体素子の第１
の主端子を加入者線路を介して前記の加入者端末
に接続し、第２の主端子を前記の直流給電回路に
接続し、トランジスタのコレクタをダイオードを
介して前記の第１の半導体素子の第２の主端子に
接続すると共に、エミツタを抵抗を介して前記の
第２の半導体素子のゲート端子に接続し、ベース
をスイツチを介して微小電流源に接続し、さらに
ベースをダイオードを介して前記の第２の半導体
素子のゲート端子に接続したことを特徴とする半
導体スイツチ回路を発明の要旨とするものであ
る。
次に本発明の実施例を添付図面について説明す
る。なお実施例は一つの例示であつて、本発明の
精神を逸脱しない範囲で、種々の変更あるいは改
良を行いうることは言うまでもない。
る。なお実施例は一つの例示であつて、本発明の
精神を逸脱しない範囲で、種々の変更あるいは改
良を行いうることは言うまでもない。
第２図は本発明の半導体スイツチ回路の実施例
であつて第１図と同様、加入者回路の給電部分を
例にとつたものである。第１図に示したものと同
一の機能、名称を有するものは第１図と同一の符
号を付してある。この他、I′2，I′4は微小電流源、
C1は端子１〜３、ダイオード４，５，６、トラ
ンジスタ７および抵抗８とから成る回路である。
C2はC1と同等の構成を有する回路であつて、端
子１１，１２，１３がそれぞれC1における端子
１，２，３に対応する。構成を詳しく説明すれば
第１の半導体素子Q1の第１の主端子（アノード
端子）は直流給電回路N1に接続され、第２の主
端子は加入者線路N2を介して加入者端末Ｔに接
続され、第２の半導体素子Q2の第１の主端子
（アノード端子）は加入者線路N2を介して加入者
端末Ｔに接続され、第２の主端子は直流給電回路
N1に接続されている。又第１の半導体素子Q1の
ゲート端子はスイツチS1を介して電流源I1に接続
されている。
であつて第１図と同様、加入者回路の給電部分を
例にとつたものである。第１図に示したものと同
一の機能、名称を有するものは第１図と同一の符
号を付してある。この他、I′2，I′4は微小電流源、
C1は端子１〜３、ダイオード４，５，６、トラ
ンジスタ７および抵抗８とから成る回路である。
C2はC1と同等の構成を有する回路であつて、端
子１１，１２，１３がそれぞれC1における端子
１，２，３に対応する。構成を詳しく説明すれば
第１の半導体素子Q1の第１の主端子（アノード
端子）は直流給電回路N1に接続され、第２の主
端子は加入者線路N2を介して加入者端末Ｔに接
続され、第２の半導体素子Q2の第１の主端子
（アノード端子）は加入者線路N2を介して加入者
端末Ｔに接続され、第２の主端子は直流給電回路
N1に接続されている。又第１の半導体素子Q1の
ゲート端子はスイツチS1を介して電流源I1に接続
されている。
さらにトランジスタ７のコレクタはダイオード
６を介して第１の半導体素子Q1の第２の主端子
（カソード端子）に接続され、エミツタは抵抗８
を介して第２の半導体素子Q2のゲート端子に接
続され、ダイオード４，５は直列に接続され、ダ
イオード４のアノードはスイツチS1を介して微小
電流源に接続され、ダイオード５のカソードは第
２の半導体素子Q2のゲート端子に接続されてい
る。第３、第４の半導体素子Q3，Q4は第１、第
２の半導体素子の第１、第２の主端子に交差する
ように接続され、第３の半導体素子Q3のゲート
端子はスイツチS2を介して電流源I3に接続されて
いる。又微小電流源I′4はスイツチS2を介して回
路C2の端子１１に接続され、第４の半導体素子
Q4のゲート端子は回路C2の端子１３に接続され
ている。
６を介して第１の半導体素子Q1の第２の主端子
（カソード端子）に接続され、エミツタは抵抗８
を介して第２の半導体素子Q2のゲート端子に接
続され、ダイオード４，５は直列に接続され、ダ
イオード４のアノードはスイツチS1を介して微小
電流源に接続され、ダイオード５のカソードは第
２の半導体素子Q2のゲート端子に接続されてい
る。第３、第４の半導体素子Q3，Q4は第１、第
２の半導体素子の第１、第２の主端子に交差する
ように接続され、第３の半導体素子Q3のゲート
端子はスイツチS2を介して電流源I3に接続されて
いる。又微小電流源I′4はスイツチS2を介して回
路C2の端子１１に接続され、第４の半導体素子
Q4のゲート端子は回路C2の端子１３に接続され
ている。
次に第２図の回路動作を説明する。
まず順方向の電流ループを形成する場合にはス
イツチS3をオンにすると同時にスイツチS1をオン
にする。このとき電流I1がスイツチQ1のゲートに
供給され、スイツチQ1がオンとなる。一方、電
流I′2が回路C1の端子１に供給されることにより
ダイオード４及び５がオンとなり、それと同時に
トランジスタ７もオンとなつて、スイツチQ1の
カソード（第２の主端子）から端子２を介して電
流を引き込む。この引き込み電圧IXはダイオード
の導通電圧をVD、抵抗８の抵抗値をR8とおくと、
ほぼVD／R8に等しい。従つて、VD／R8＝I1に設
定することによりI1と同じ値の電流を引き込むこ
とができ、これにより、直流供給回路N1から加
入者端末Ｔへの給電電流を損なうことがない。一
方電流IXとI′2は端子３で加算され、スイツチQ2の
ゲートへ供給され、スイツチQ2もオンとなる。
以上の結果、地気→R5→Q1→N2→Ｔ→N2→Q2→
R6→E2→地気という順方向の電流ループが形成
できる。（逆方向のループを形成する場合も上記
と同じ説明でよい。） ここで、電流I′2（とI′4）はダイオード４と５が
導通できるだけの電流でよいので極めて小さくす
ることが可能である。
イツチS3をオンにすると同時にスイツチS1をオン
にする。このとき電流I1がスイツチQ1のゲートに
供給され、スイツチQ1がオンとなる。一方、電
流I′2が回路C1の端子１に供給されることにより
ダイオード４及び５がオンとなり、それと同時に
トランジスタ７もオンとなつて、スイツチQ1の
カソード（第２の主端子）から端子２を介して電
流を引き込む。この引き込み電圧IXはダイオード
の導通電圧をVD、抵抗８の抵抗値をR8とおくと、
ほぼVD／R8に等しい。従つて、VD／R8＝I1に設
定することによりI1と同じ値の電流を引き込むこ
とができ、これにより、直流供給回路N1から加
入者端末Ｔへの給電電流を損なうことがない。一
方電流IXとI′2は端子３で加算され、スイツチQ2の
ゲートへ供給され、スイツチQ2もオンとなる。
以上の結果、地気→R5→Q1→N2→Ｔ→N2→Q2→
R6→E2→地気という順方向の電流ループが形成
できる。（逆方向のループを形成する場合も上記
と同じ説明でよい。） ここで、電流I′2（とI′4）はダイオード４と５が
導通できるだけの電流でよいので極めて小さくす
ることが可能である。
また抵抗R1とR2の値を第１図の抵抗R1の値
（すなわちR2の値）と同一とすれば、電流I1の値
も第１図の電流I1の値と同じでよい。
（すなわちR2の値）と同一とすれば、電流I1の値
も第１図の電流I1の値と同じでよい。
従つてQ1とQ2をオンするのに必要なゲート電
流の総量はほぼ従来の1/2で済む。
流の総量はほぼ従来の1/2で済む。
（発明の効果）
以上説明したように、本発明によれば、２個の
PNPNスイツチが直列関係にあるとき、それら
のゲート駆動電流を低減することができるという
利点がある。
PNPNスイツチが直列関係にあるとき、それら
のゲート駆動電流を低減することができるという
利点がある。
なお上記の説明では４層構造の半導体スイツチ
としてPNPNスイツチを用いた例について説明
したが、NPNPスイツチを用いうることは言う
までもない。
としてPNPNスイツチを用いた例について説明
したが、NPNPスイツチを用いうることは言う
までもない。
第１図は従来の半導体スイツチ回路の一例、第
２図は本発明の実施例である。 E1，E2……電圧源、I1〜I4，I′2，I′4……電流
源、S1，S2，S3……スイツチ、Q1〜Q4……
PNPNスイツチ、N1，C1，C2……回路、N2……
線路、Ｔ……端末、R1〜R4，R5，R6，８……抵
抗、１〜３，１１〜１３……端子、４，５，６…
…ダイオード、７……トランジスタ。
２図は本発明の実施例である。 E1，E2……電圧源、I1〜I4，I′2，I′4……電流
源、S1，S2，S3……スイツチ、Q1〜Q4……
PNPNスイツチ、N1，C1，C2……回路、N2……
線路、Ｔ……端末、R1〜R4，R5，R6，８……抵
抗、１〜３，１１〜１３……端子、４，５，６…
…ダイオード、７……トランジスタ。
Claims (1)
- １ 第１及び第２の主端子とゲート端子とを有
し、前記のゲート端子と第２の主端子とを抵抗で
接続した４層構造の第１及び第２の半導体素子を
備え、前記の第１の半導体素子の第１の主端子を
直流給電回路に接続し、第２の主端子を加入者線
路を介して加入者端末に接続し、前記の第２の半
導体素子の第１の主端子を加入者線路を介して前
記の加入者端末に接続し、第２の主端子を前記の
直流給電回路に接続し、トランジスタのコレクタ
をダイオードを介して前記の第１の半導体素子の
第２の主端子に接続すると共に、エミツタを抵抗
を介して前記の第２の半導体素子のゲート端子に
接続し、ベースをスイツチを介して微小電流源に
接続し、さらにベースをダイオードを介して前記
の第２の半導体素子のゲート端子に接続したこと
を特徴とする半導体スイツチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12757483A JPH0238017B2 (ja) | 1983-07-15 | 1983-07-15 | Handotaisuitsuchikairo |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12757483A JPH0238017B2 (ja) | 1983-07-15 | 1983-07-15 | Handotaisuitsuchikairo |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6020628A JPS6020628A (ja) | 1985-02-01 |
| JPH0238017B2 true JPH0238017B2 (ja) | 1990-08-28 |
Family
ID=14963414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12757483A Expired - Lifetime JPH0238017B2 (ja) | 1983-07-15 | 1983-07-15 | Handotaisuitsuchikairo |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0238017B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0610755U (ja) * | 1992-07-08 | 1994-02-10 | 三洋電機株式会社 | 送風機のフィルタ−押え装置 |
-
1983
- 1983-07-15 JP JP12757483A patent/JPH0238017B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0610755U (ja) * | 1992-07-08 | 1994-02-10 | 三洋電機株式会社 | 送風機のフィルタ−押え装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6020628A (ja) | 1985-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3394268A (en) | Logic switching circuit | |
| US4507525A (en) | Transistorized bridge rectifier circuit with overcurrent protection for use in telephones | |
| JP3006845B2 (ja) | 電圧降下の小さい極性反転保護手段を有するブリッジ回路 | |
| EP0143788B1 (en) | Voltage reference circuit | |
| US5444291A (en) | Integrated bridge device for optimizing conduction power losses | |
| US3952212A (en) | Driver circuit | |
| JPH0238017B2 (ja) | Handotaisuitsuchikairo | |
| JPH0249575B2 (ja) | ||
| EP0628231B1 (en) | Analogue bidirectional switch | |
| JP3194798B2 (ja) | クランプ機能付きスイッチ回路 | |
| JPS5549035A (en) | Semiconductor switch circuit | |
| US4232234A (en) | Semiconductor switch circuit | |
| JPH06177731A (ja) | 電流切換回路 | |
| JPH0254971B2 (ja) | ||
| JP2592990B2 (ja) | 電圧制御回路 | |
| JPS6325775Y2 (ja) | ||
| JPS6036706B2 (ja) | サイリスタ回路 | |
| JPS6031312Y2 (ja) | スイツチング回路 | |
| JP2560195Y2 (ja) | 定電流回路 | |
| SU1182661A1 (ru) | Полупроводниковый ключ | |
| JPH0244913A (ja) | 半導体スイッチ回路 | |
| JPH03231469A (ja) | 半導体スイッチ回路 | |
| JPS628075B2 (ja) | ||
| JPH0238016B2 (ja) | Handotaisuitsuchikairo | |
| JPH08321759A (ja) | 高周波大電力デバイス |