JPH0243877A - 階調変換装置 - Google Patents
階調変換装置Info
- Publication number
- JPH0243877A JPH0243877A JP19511788A JP19511788A JPH0243877A JP H0243877 A JPH0243877 A JP H0243877A JP 19511788 A JP19511788 A JP 19511788A JP 19511788 A JP19511788 A JP 19511788A JP H0243877 A JPH0243877 A JP H0243877A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- conversion
- gradation conversion
- table memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 62
- 230000004044 response Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は階調変換装置、特に、テレビカメラの映像出力
信号の階調変換を行う階調変換装置に関する。
信号の階調変換を行う階調変換装置に関する。
従来の階調変換装置としては、階調変換のテーブルメモ
リを使ったものがある。
リを使ったものがある。
次に従来の階調変換装置について図面を参照して詳細に
説明する。
説明する。
第２図は従来の一例を示すブロック図である。
第２図に示す階調変換装置は、Ａ−Ｄ変換回路２１と、
Ａ−Ｄ変換回路２１のディジタル信号Ｓ２１から、階調
変換信号Ｓ２２を出力する変換テーブルメモリ回路２２
と、Ａ−Ｄ変換回路２１と、変換テーブルメモリ回路２
２にＡ−Ｄ変換やテーブルメモリの読出しタイミング制
御信号Ｓ２３を出力するタイミング制御回路２３とを含
んで構成される。
Ａ−Ｄ変換回路２１のディジタル信号Ｓ２１から、階調
変換信号Ｓ２２を出力する変換テーブルメモリ回路２２
と、Ａ−Ｄ変換回路２１と、変換テーブルメモリ回路２
２にＡ−Ｄ変換やテーブルメモリの読出しタイミング制
御信号Ｓ２３を出力するタイミング制御回路２３とを含
んで構成される。
ここで映像信号はＡ−Ｄ変換回路２１で８ビットのディ
ジタル信号Ｓ２１に変換され、変換テーブルメモリ回路
２２に出力される。
ジタル信号Ｓ２１に変換され、変換テーブルメモリ回路
２２に出力される。
変換テーブルメモリ回路２２はディジタル信号Ｓ２１を
アドレスとするメモリ回路で、ディジタル信号の大きさ
に応じて出力される階調変換信号Ｓ２２の値を記憶して
いる。変換テーブルメモリ回路２２はディジタル信号Ｓ
２１の階調に応じた変換値を記憶しておき、それを入力
信号に応じて順次読出すことにより、階調変換を行うこ
とができる。
アドレスとするメモリ回路で、ディジタル信号の大きさ
に応じて出力される階調変換信号Ｓ２２の値を記憶して
いる。変換テーブルメモリ回路２２はディジタル信号Ｓ
２１の階調に応じた変換値を記憶しておき、それを入力
信号に応じて順次読出すことにより、階調変換を行うこ
とができる。
上述した従来の階調変換装置は、映像信号をディジタル
化したあとで階調変換を行っているので、階調変換後の
信号の信号対ノイズレベル比（以後Ｓ／Ｎという）が向
上しないという欠点があった。
化したあとで階調変換を行っているので、階調変換後の
信号の信号対ノイズレベル比（以後Ｓ／Ｎという）が向
上しないという欠点があった。
本発明の階調変換装置は、映像信号をディジタル化しデ
ィジタル信号を出力するＡ−Ｄ変換回路と、前記ディジ
タル信号にもとづいて倍率信号を出力する変換テーブル
メモリ回路と、前記倍率信号と前記映像信号にもとづい
て階調変換信号を出力するアナログ乗算回路と、前記映
像信号にもとづいて前記Ａ−Ｄ変換回路および変換テー
ブルメモリ回路にタイミング信号を出力するタイミング
制御回路とを含んで構成される。
ィジタル信号を出力するＡ−Ｄ変換回路と、前記ディジ
タル信号にもとづいて倍率信号を出力する変換テーブル
メモリ回路と、前記倍率信号と前記映像信号にもとづい
て階調変換信号を出力するアナログ乗算回路と、前記映
像信号にもとづいて前記Ａ−Ｄ変換回路および変換テー
ブルメモリ回路にタイミング信号を出力するタイミング
制御回路とを含んで構成される。
次に、本発明の実施例について、図面を参照して詳細に
説明する。
説明する。
第１図は本発明の一実施例を示すブロック図である。
以下動作を詳細に説明する。
映像信号Ｓ１０はアナログ乗算回路１１およびＡ−Ｄ変
換回路１２およびタイミング制御回路１４に入力される
。
換回路１２およびタイミング制御回路１４に入力される
。
Ａ−Ｄ変換回路１２は、映像信号Ｓ１０を８ビツトにデ
ィジタル化し、ディジタル信号Ｓ１２を出力する。ディ
ジタル信号Ｓ１２は変換テーブルメモリ回路１３に入力
され、倍率信号Ｓｌｌに変換される。ここで倍率信号Ｓ
ｌｌは、アナログ乗算回路１１で、映像信号ＳＩＯの乗
数となるものであり、変換テーブルメモリ回路１３に、
ディジタル信号Ｓ１２の値に応じた階調変換用乗数とし
てあらかじめ記憶しである。
ィジタル化し、ディジタル信号Ｓ１２を出力する。ディ
ジタル信号Ｓ１２は変換テーブルメモリ回路１３に入力
され、倍率信号Ｓｌｌに変換される。ここで倍率信号Ｓ
ｌｌは、アナログ乗算回路１１で、映像信号ＳＩＯの乗
数となるものであり、変換テーブルメモリ回路１３に、
ディジタル信号Ｓ１２の値に応じた階調変換用乗数とし
てあらかじめ記憶しである。
そして、変換テーブルメモリ回路１３では、メモリから
読出した階調変換用乗数をアナログ信号に変換し、倍率
信号Ｓｌｌとして出力する。
読出した階調変換用乗数をアナログ信号に変換し、倍率
信号Ｓｌｌとして出力する。
アナログ乗算回路１２は、映像信号Ｓ１０と、倍率信号
Ｓｌｌの乗算を行い、階調変換信号８１３として出力す
る。
Ｓｌｌの乗算を行い、階調変換信号８１３として出力す
る。
タイミング制御回路１４は、Ａ−Ｄ変換回路１２のＡ−
Ｄ変換タイミングや変換テーブルメモリ回路１３のメモ
リアクセスや読出しのためのタイミング信号Ｓ１４を出
力する。
Ｄ変換タイミングや変換テーブルメモリ回路１３のメモ
リアクセスや読出しのためのタイミング信号Ｓ１４を出
力する。
本発明の階調変換装置は、ディジタル化したあとに階調
変換する代りに、アナログ信号の状態で階調変換するこ
とにより映像信号の有効な情報をそこなわずに画像のＳ
／Ｎを向上できるという優れた効果を有する。
変換する代りに、アナログ信号の状態で階調変換するこ
とにより映像信号の有効な情報をそこなわずに画像のＳ
／Ｎを向上できるという優れた効果を有する。
１１・・・アナログ乗算回路、１２・・・Ａ−Ｄ変換回
路、１３・・・変換テーブルメモリ回路、１４・・・タ
イミング制御回路、２１・・・Ａ−Ｄ変換回路、２２・
・・変換テーブルメモリ回路、２３・・・タイミング制
御回路、 ＳＩＯ・・・映像信号、Ｓｌｌ・・・倍率信号、Ｓ１２
・・・ディジタル信号、３１３・・・階調変換信号、Ｓ
１４・・・タイミング制御信号、Ｓ２１・・・ディジタ
ル信号、Ｓ２２・・・階調変換信号、３２Ｂ・・・タイ
ミング制御信号。
路、１３・・・変換テーブルメモリ回路、１４・・・タ
イミング制御回路、２１・・・Ａ−Ｄ変換回路、２２・
・・変換テーブルメモリ回路、２３・・・タイミング制
御回路、 ＳＩＯ・・・映像信号、Ｓｌｌ・・・倍率信号、Ｓ１２
・・・ディジタル信号、３１３・・・階調変換信号、Ｓ
１４・・・タイミング制御信号、Ｓ２１・・・ディジタ
ル信号、Ｓ２２・・・階調変換信号、３２Ｂ・・・タイ
ミング制御信号。
Claims (1)
- 映像信号をディジタル化しディジタル信号を出力するＡ
−Ｄ変換回路と、前記ディジタル信号にもとづいて倍率
信号を出力する変換テーブルメモリ回路と、前記倍率信
号と前記映像信号にもとづいて階調変換信号を出力する
アナログ乗算回路と、前記映像信号にもとづいて前記Ａ
−Ｄ変換回路および変換テーブルメモリ回路にタイミン
グ信号を出力するタイミング制御回路とを含むことを特
徴とする階調変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19511788A JPH0243877A (ja) | 1988-08-03 | 1988-08-03 | 階調変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19511788A JPH0243877A (ja) | 1988-08-03 | 1988-08-03 | 階調変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0243877A true JPH0243877A (ja) | 1990-02-14 |
Family
ID=16335778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19511788A Pending JPH0243877A (ja) | 1988-08-03 | 1988-08-03 | 階調変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0243877A (ja) |
-
1988
- 1988-08-03 JP JP19511788A patent/JPH0243877A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6150540B2 (ja) | ||
| JPH0243877A (ja) | 階調変換装置 | |
| US5404141A (en) | Signal converting apparatus utilizing an analog-digital converting section and a digital-analog converting section | |
| JPS63314988A (ja) | ビデオレ−ト色抽出装置 | |
| JPH05291955A (ja) | Ａｄ変換ビット伸長回路 | |
| JP2527790Y2 (ja) | シェーディング補正装置 | |
| JP2527556Y2 (ja) | Ｔｖｇ回路 | |
| JPS6348965A (ja) | 画像処理装置 | |
| KR930003283B1 (ko) | 음화 변환장치 | |
| JPH0260232A (ja) | Ａ／ｄ変換回路 | |
| JPH0552769U (ja) | 波形表示装置 | |
| JPS5994164A (ja) | Ｔｖ画像デ−タ入力装置 | |
| JP3702469B2 (ja) | 信号処理装置およびカラーテレビカメラ | |
| JP2625684B2 (ja) | デジタル映像合成回路 | |
| JPH02202773A (ja) | マルチチップ・ラインセンサの残光補正回路 | |
| JPH0553569A (ja) | 静止画システムのデータ変換回路 | |
| JPH0287872A (ja) | 光学読取装置 | |
| JPH0448872A (ja) | デジタル階調信号の間引き回路 | |
| JPH04274618A (ja) | 逐次比較型ａ／ｄ変換装置 | |
| JPS58121824A (ja) | 信号処理装置 | |
| JPS63182915A (ja) | アナログ・デジタル変換装置 | |
| JPH01297940A (ja) | ディジタルｆｍ変調回路 | |
| JPH10190458A (ja) | Ａ／ｄ変換器の試験方法 | |
| KR910013934A (ko) | 영상신호의 디지탈 변환장치 | |
| JPH07297723A (ja) | Ｄａｃダイナミックレンジ変換回路 |