JPH0244183B2

JPH0244183B2 -

Info

Publication number: JPH0244183B2
Application number: JP56097153A
Authority: JP
Inventors: Kenji Kono
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1981-06-23
Filing date: 1981-06-23
Publication date: 1990-10-03
Also published as: JPS57211874A

Description

【発明の詳細な説明】本発明は画像データ処理装置に関し、特に原画
像パターンから、そのサイズを縮小あるいは拡大
した複数のドツト・サイズの画像パターンを得る
ことができる画像データ処理装置に関する。

文字パターンのような画像パターンを縮小する
場合、画像パターンを例えば３×３のブロツク
に区分けし、そのブロツクのパターンが第１図イ
のようなときにはこれをロのような２×２のパタ
ーンに縮小し、同イ′のようなときにはこれを
ロ′のようなパターンに縮小するというような方
式、第２図イに示すように画像パターンＡ，
Ｂ，Ｃ，Ｄ……がありこれを３×３に縮小変換す
るとき、例えばａ＝Ａ，ｂ＝Ｂ・Ｃ，ｃ＝Ｄ……
というようなロジツクにより縮小パターンを求め
る方式、第３図に示す如く、画像パターンを水
平、垂直にスキヤンして、その画像パターンの特
徴的なところ以外のところの画像パターンをライ
ン単位で間引き削除するという方式等がある。

しかしながら上記は比較対象すべきパターン
が非常に多くなり処理時間が長く、上記は縮小
処理を行うための専用の演算回路を用いて縮小処
理を行うため回路点数が増加し、これまた処理に
長時間かかるのみならず複雑なハードが必要とな
る。そして上記は文字パターンのデザイン時
に、予めその特徴的なところ以外の部分に削除
行、列を決めてこれを縮小情報として付加してお
き、この縮小情報に基づいて縮小処理を行うので
その特徴的なところ以外の部分を検出するために
これまたハードが複雑になるのみならず、縮小処
理時の自由度がきかないという問題がある。

したがつて本発明は、上記問題点を改善して、
簡単なハードで短かい処理時間で画像パターンを
縮小あるいは拡大したドツトパターンに変えるこ
とができるようにした画像データ処理装置を提供
することを目的とする。そしてこのために本発明
の画像データ処理装置では、画像を読取ることに
より得られた画像データの一部を行または列単位
で削除あるいは挿入することにより画像サイズを
変更するようにした画像データ処理装置におい
て、画像データを読取りその予測データを得る予
測回路と、該予測回路から得られた予測データが
前記画像データと一致するか否かを示す予測誤差
データを作成する予測誤差データ作成手段と、前
記予測誤差データを行または列単位で計数し、一
定単位数の行あるいは列毎にその大小を比較する
予測誤差計数比較手段と、該予測誤差計数比較手
段の出力にもとづき一定単位数毎に予測誤差デー
タのもつとも少ない行または列を選出し、もつと
も少ない行または列が複数存在するときは予め定
められた優先順位によりそのうちの１つを選出し
て、縮小または拡大処理すべき行あるいは列を選
定する優先指定手段を設け、この優先指定手段の
出力にもとづき前記画像データを縮小または拡大
制御するようにしたことを特徴とする。

ところで、本願を含み通常、イメージデータを
他の装置に送信するために行われる圧縮処理を行
う際、イメージデータの周辺画素から予測値を算
出し、その算出した予測値と実際のイメージデー
タとを比較し誤差を検出することが行われてい
る。これは圧縮データのレングス間の区切りをつ
けるためのものであり、例えば連続する白から黒
に変化した位置までを１つの圧縮データとして送
信し、または黒から白に変化した位置までを１つ
の圧縮データとして送信するために用いられるも
のである。

本願の発明のポイントは、この通常圧縮処理を
行われる上で用いる、予測値に伴うイメージデー
タの誤差を示す情報を以下に説明の如く、縮小処
理に利用するものである。

本発明を一実施例にもとづき詳述するに先立
ち、本発明の概略を第４図ないし第６図、第８
図、第９図、第１０図等にもとづき説明する。

まず、第５図イに示す如く、参照画素ａ，ｂ，
ｃの状態に応じて予測対象画素ｘの状態を予測す
る。この予測対象画素ｘの予測値は、第５図ロ
に示す如く、前記ａ，ｂ，ｃの状態により定めら
れる。

そして、例えば第４図に示す如く、30×30の文
字パターンに対し、前記第５図に示すように予測
値を求め、この予測値と実際の前記文字パターン
との一致を求め、一致したものを「０」、不一致
のものを「１」として第６図に示す予測誤差を求
める。なお第４図において上部より水平方向に走
査して予測値を求める場合には、その第１列目、
第１行目は文字枠外の白画素「０」を参照画素と
して用いる。このようにして予測誤差を求め、水
平、垂直方向にそれぞれ５行あるいは５列単位毎
に誤り数「１」の和を求める。そしてこれらの各
単位毎にもつとも誤り数「１」の和の少ない行ま
たは列を縮小する場合の削除候補とする。もしも
候補が複数ある場合には、第８図ハに示す順位の
数字にしたがつて削除するものを決定する。この
誤り数「１」の少ないということは、パターンの
変化の少ない部分を示しているので、このように
予測誤差の誤り数をもとにして削除するものを決
定することができる。かくして第６図の枠外に示
す×印の行または列を削除対象として決定するこ
とができる。そしてこの×印の行または列の文字
パターンを削除した結果、第９図に示す如く、24
×24ビツトの縮小した文字パターンを得ることが
できる。

また、第１０図Ａに示す如きパターンを4/5に
縮小する場合、その予測誤差および誤り数、削除
行は第１０図Ｂに示す如きものとなり、×印の行
が削除されるものとなる。

次に本発明の一実施例を第４図ないし第９図に
もとづき説明する。

第４図は、文字を例えば光学的装置で読取り、
これを２値化したことにより得られる文字パター
ンである。

第５図は予測値の作成説明図であり、同イは予
測参照画素配列および予測対象画素を示し、同ロ
は予測対象画素の予測値を決定する説明図であ
る。

第６図は予測誤差および誤り数、削除対象図で
ある。

第７図は、本発明において使用する予測誤差作
成回路図および予測誤差伝送復元図であり、これ
らは既知のもので文字パターンの縮小に必要なも
のであり、本発明の前処理的なものとして利用す
るものである。

第８図イは本発明の一実施例構成図、同ロはそ
の比較回路の詳細図、同ハは削除優先順位説明
図、同ニは優先指定回路動作説明図である。

第９図は、第４図に示す文字パターンを本発明
により縮小して得た文字パターンである。

図中、１は文字パターンデータ・バツフアメモ
リ（以下PDBという）、２はシフトレジスタ、３
は予測回路、４はEOR回路、５はランレングス
符号化回路、６は文字パターン圧縮データ・バツ
フア、７はランレングス復号化回路、８は復元回
路、９は復元文字パターン・バツフア（以下
RPDBという）、１０はバツフアメモリ、１１は
メモリ読出制御部、１２はエラーカウンタ、１３
は行誤り数レジスタ、１４は列誤り数レジスタ、
１５は第１スイツチング回路、１６は比較回路、
１７は優先指定回路、１８は第２スイツチング回
路、１９は削除行レジスタ、２０は削除列レジス
タ、２１は一致回路、２２はカウンタ、２３はレ
ジスタである。

PDB１は、文字あるいは画像を例えば光学装
置で走査して読取り２値化された、第４図に示す
如きオリジナル・パターンがセツトされるバツフ
アである。

シフトレジスタ２は、第５図イ，ロに示す如
く、参照画素ａ，ｂ，ｃから予測対象画素ｘの予
測値を求めるために、参照画素ａ，ｂ，ｃを同
時に出力するためのものである。ここでシフトレ
ジスタ２の第１構成部２−０は予測対象画素ｘに
対して１行＋１ビツトだけシフトしたものを出力
し、第２構成部２−１は１行だけシフトしたもの
を出力し、第３構成部２−２は１ビツトだけシフ
トしたものを出力する。

予測回路３は、第５図イ，ロに示す如く、参照
画素ａ，ｂ，ｃから予測対象画素ｘの予測値を
求める予測値作成回路であり、第５図ロに示す如
き論理にしたがつた予測値を出力するように構
成されている。この場合、参照画素ａ，ｂ，ｃの
値はシフトレジスタ２より伝達され、例えば前記
ａ，ｂ，ｃが〔１，１，１〕のときはは「１」
を出力し、また〔１，１，０〕のときは「０」を
出力するものであつて、ROMで構成することも
できる。

EOR回路４は、前記予測回路３から作成され
た予測値の値が実際のオリジナル・パターンの
ｘと一致するかどうかを検出するものであつて、
一致すれば「０」を出力し一致しなければ誤りと
しての「１」を出力する。それ故、予測回路３に
おいて第４図の文字パターンを処理する場合に、
EOR回路４からは第６図に示す「１」、「０」が
出力される。

ランレングス符号化回路５は「１」または
「０」の値が連続するビツト数を示すランレング
ス符号を発生するものであつて、データ伝送量を
圧縮するためのものである。前記EOR回路４か
ら出力された、第６図に示す「１」、「０」の予測
誤差データを、「０」が何ビツト連続しているデ
ータ、「１」が何ビツト連続しているデータとい
うことを示すランレングス符号の圧縮データで伝
送する。

文字パターン圧縮データ・バツフア６は、前記
ランレングス符号化回路５から出力されたランレ
ングス符号である圧縮データが保持されるバツフ
アである。

ランレングス復号化回路７は、前記文字パター
ン圧縮データ・バツフア６から伝達されたランレ
ングス符号を解読して、第６図に示す如き「１」、
「０」の予測誤差データに復号するものである。

復元回路８は前記ランレングス復号化回路７か
ら伝達された予測誤差データにもとづき第４図に
示す文字パターンを復元するものである。そして
この結果復元された文字パターンが、RPDB９に
保持されるものである。

バツフアメモリ１０は、前記ランレングス復号
化回路７から出力された、第６図に示す如き
「１」、「０」の予測誤差データが保持されるバツ
フアである。

メモリ読出制御部１１はバツフアメモリ１０に
保持されている予測誤差データを行毎にあるいは
列毎に読出すための制御を行なうものであり、行
毎に読出した場合にはこれをスイツチS₁の固定接
点S_1-1に出力し、列毎に読出した場合にはこれを
固定接点S_1-2に出力する。

エラーカウンタ１２は、前記の如くバツフアメ
モリ１０から読出された予測誤差データに誤り
「１」が含まれている数を計数するカウンタであ
る。

行誤り数レジスタ１３はエラーカウンタ１２か
ら出力された誤り「１」の各行毎の計数値を例え
ば５行分だけ各行毎に保持するレジスタである。

列誤り数レジスタ１４はエラーカウンタ１２か
ら出力された誤り「１」の各列毎の計数値を例え
ば５列分だけ各列毎に保持するレジスタである。

第１スイツチング回路１５は行誤り数レジスタ
１３あるいは列誤り数レジスタ１４から伝達され
たデータを選択的に出力するものである。

比較回路１６は、第１スイツチング回路１５か
ら同時出力された誤り数のうち、もつとも小さい
値のものを検出するものであつて、その具体的構
成が第８図ロに示される。すなわち、一致回路２
１とカウンタ２２を内蔵しており、一致回路２１
は一致検出部２１−０ないし２１−４により構成
されている。そしてカウンタ２２は０，１，２…
…30を順次出力するものである。一致検出部２１
−０ないし２１−４のうち１つでもカウンタ２２
からの出力数値と一致した場合には、一致を検出
した一致検出部は「１」を出力し、他は「０」を
出力するとともにカウンタ２２をリセツトするよ
うに構成されている。そして一致検出部２１−０
ないし２１−４の出力はレジスタ２３に伝達さ
れ、一時的に保持される。例えば第６図右側の最
初の上部５行に示す如く、誤り数が〔０，４，
８，４，０〕の場合には、一致検出部２１−０に
初めの「０」が伝達され、一致検出部２１−１に
は初めの「４」が伝達される。そして以下この誤
り数の順で一致検出部２１−２ないし２１−４に
印加される。このときカウンタ２２は最初に数値
「０」が出力されているので、誤り数「０」が伝
達される一致検出部２１−０および一致検出部２
１−４が一致出力「１」を出力し、他の一致検出
部２１−１ないし２１−３は「０」を出力する。
また、第６図下方に示すように、最後の５列の誤
り数〔１，６，３，６，２〕が各一致検出部２１
−０ないし２１−４に伝達されたときは、カウン
タ２２が「１」を出力したとき一致検出部２１−
０が一致出力「１」を出力し、他は「０」を出力
する。そしてカウンタ２２はリセツトされ「「０」
を出力する。

優先指定回路１７は削除すべき行または列を指
定するものであつて、図示の例では５行（あるい
は５列）のうちより１つ削除すべきものを指定す
る。この削除対象を決定する論理は、その５行
（あるいは５列）のうち誤り数のもつとも少ない
行（あるいは列）を削除すべきものとする。しか
し誤り数のもつとも少ないものが複数存在する場
合には、削除順位は第８図ハに示す順位にもとづ
き特定の１つを定めるものである。この優先指定
回路１７は、第８図ニに示す論理を有するROM
で構成できる。

第２スイツチング回路１８は、優先指定回路１
７から出力された削除すべき行を削除行レジスタ
１９に順次伝達し、また削除すべき列を削除列レ
ジスタ２０に順次伝達するものである。

削除行レジスタ１９は第２スイツチング回路１
８から伝達された削除すべき行が例えば一画像分
セツトされるレジスタであつて、第６図に示す予
測誤差データの場合には、前記論理にもとづき選
定された削除行（第６図右側の×印を付与された
行）が順次記入されるものである。

削除列レジスタ２０は、第２スイツチング回路
１８から伝達された削除すべき行が、例えば一画
像分セツトされるレジスタであつて、第６図に示
す予測誤差データの場合には、前記論理にもとづ
き選定された削除列（第６図下側の×印を付与さ
れた列）が順次記入されるものである。

次に第７図および第８図の動作について、他図
を参照しつつ説明する。

(1) 第７図において、PDB１に第４図に示すオ
リジナル・パターンがセツトされたとき、シフ
トレジスタ２および予測回路３により、PDB
１のパターンに対し前記の如き予測値が出力
され、この予測値がPDB１にセツトされた
データとEOR回路４で比較される。そしてそ
の一致・不一致にもとづきEOR回路４から第
６図に示す如き予測誤差データが出力される。
この予測誤差データはランレングス符号化回路
５によりランレングス符号に圧縮されて送出さ
れ文字パターン圧縮データ・バツフア６に保持
される。このようにして保持されたランレング
ス符号はランレングス復号化回路７に伝達さ
れ、これにより第６図に示す予測誤差データに
復元される。そしてこの復元された予測誤差デ
ータが復元回路８に伝達され、これにより、第
４図に示すオリジナル・パターンが再生され
る。このようにして既知の圧縮、復元工程によ
り得られたオリジナル・パターンがRPDB９に
保持される。

(2) 一方、前記ランレングス復号化回路７により
復元された予測誤差データは、第８図イに示す
如く、バツフアメモリ１０に保持される。そし
てメモリ読出制御部１１はこのバツフアメモリ
１０に保持された予測誤差データを、先ず第６
図の左上部より水平方向に１行ずつ読出す。こ
のときスイツチS₁，S₂の可動接点S_1-0および
S_2-0はそれぞれ固定接点S_1-1，S_2-1と接続して
いる。したがつて最初の１行目の予測誤差デー
タがメモリ読出制御部１１により読出される
と、エラーカウンタ１２はその予測誤差データ
のうちに存在する「１」をカウントするが、第
１行には「１」は０のため、エラーカウンタ１
２は「０」を出力し、これが行誤り数レジスタ
１３にセツトされる。このようにしてメモリ読
出制御部１１は以下順次に第２行、第３行……
と各行の予測誤差データを出力する。そしてこ
れに応じてエラーカウンタ１２は各行の「１」
の数を順次計数し、これを行誤り数レジスタ１
３にセツトする。

(3) そして第１行ないし第５行までの各行毎の計
数値〔０，４，８，４，０〕が行誤り数レジス
タ１３にセツトされたとき、第１スイツチング
回路１５はこれらの各数値を比較回路１６に伝
達する。比較回路１６はこれらの数値のうち、
もつとも値の小さい「０」を示す、第１行と第
５行のところに「１」を、他の行は「０」を出
力するので、この場合は「10001」を出力する。
そしてこれが優先指定回路１７に伝達され、優
先指定回路１７からは、第８図ハに示す順位に
もとづき、第５行に「１」を示す出力（５番目
の出力ラインに「１」が生じ、第２スイツチン
グ回路１８に伝達される。かくして第２スイツ
チング回路１８はこの第５行を示す信号を削除
行レジスタ１９にセツトする。このようにし
て、削除行レジスタ１９には、第１行〜第５行
の単位グループのうちから第５行を削除すべき
ことがセツトされる。

(4) このようにして第１行〜第５行について削除
行が決定されるのに続き、行誤り数レジスタ１
３には第６行〜第10行における「１」の数
〔４，３，５，３，０〕がセツトされる。そし
てこれが同様にして比較回路１６に伝達され、
そのもつとも小さな値「０」の第10行が「１」、
他の行が「０」となつて優先指定回路１７に出
力される。かくして優先指定回路１７はこの
「１」の第10行を示す信号（５番目の出力ライ
ンに「１」）を出力し、これが第２スイツチン
グ回路１８を経由して削除行レジスタ１９に伝
達される。かくして削除行レジスタ１９には、
第６行〜第10行の単位グループのうちから第10
行を削除すべきことがセツトされる。このよう
なことが第11行〜第15行、第16行〜第20行……
と５行単位に行なわれ、その結果、削除行レジ
スタ１９には、削除すべき行として更らに第12
行、第17行、第23行および第29行がセツトされ
ることになる。

(5) かくして第６図の水平方向の各行に関して削
除行が選択されたあとで、メモリ読出制御部１
１は、バツフアメモリ１０から予測誤差データ
を、第６図の左上部より垂直方向に１行ずつ読
出す。このときスイツチS₁，S₂の可動接点S_1-0
およびS_2-0は、今度は固定接点S_1-2およびS_2-2
と接続する。そして前記と同様に、第１列〜第
５列、第６列〜第10列毎にそれぞれ削除列を選
択し、これを列誤り数レジスタ１４にセツトす
る。その結果、列誤り数レジスタ１４には第１
列、第８列、第13列、第17列、第23列および第
26列が削除すべき列としてセツトされる。

(6) このようにして削除行レジスタ１９および削
除列レジスタ２０にそれぞれセツトされた行お
よび列にもとづき、第７図のRPDB９にセツト
された行および列のオリジナル・パターンを削
除することにより、30×30ビツトのオリジナ
ル・パターンを第９図に示す如き、24×24ビツ
トのパターンに縮小することができる。

なお上記の説明ではパターンを30×30から24×
24に縮小した例について説明したが、勿論削除す
べき単位を５から４，３あるいは６……と変更す
ることにより適宜のサイズに縮小することができ
る。

それから、前記の如くして求めたもつとも誤り
数の少ない行あるいは列をそのまま次の行あるい
は列に追加挿入することによりパターンのサイズ
を拡大することができる。もつとも誤り数の少な
い行あるいは列が複数存在する場合には、前記と
同様の優先順位により挿入すべき行、列を選択で
きる。

なお前記実施例では文字パターンについて説明
したが、本発明は勿論これのみに限定されるもの
ではない。

以上説明の如く、本発明によれば非常に簡単な
構成で、しかも文字パターンを１回の走査により
予測誤差を得ることができ、この予測誤差を行、
列方向にカウントすることによりきわめて簡単に
削除、挿入すべき行、列を検出することができる
ので画像の縮小または拡大処理をきわめて高速に
し、しかも経済的に行なうことができるととも
に、また一定単位数の行あるいは列毎に縮小また
は拡大処理する行または列を選出するのできわめ
て自然な形でその変形を行うことができる。

【図面の簡単な説明】

第１図ないし第３図は従来の画像パターン縮小
方式の説明図、第４図は文字パターンの１例、第
５図は予測値の作成説明図、第６図は予測誤差お
よび誤り数、削除対象図、第７図は予測誤差作成
回路および予測誤差伝送復元図、第８図イは本発
明の一実施例構成図、第８図ロは比較回路の詳細
図、第８図ハは削除優先順位説明図、第８図ニは
優先指定回路動作説明図、第９図は本発明により
得られた文字パターン、第１０図は本発明の他の
動作説明図である。図中、１は文字パターンデータ・バツフアメモ
リ、２はシフトレジスタ、３は予測回路、４は
EOR回路、５はランレングス符号化回路、６は
文字パターン圧縮データ・バツフア、７はランレ
ングス復号化回路、８は復元回路、９は復元文字
パターン・バツフア、１０はバツフアメモリ、１
１はメモリ読出制御部、１２はエラーカウンタ、
１３は行誤り数レジスタ、１４は列誤り数レジス
タ、１５は第１スイツチング回路、１６は比較回
路、１７は優先指定回路、１８は第２スイツチン
グ回路、１９は削除行レジスタ、２０は削除列レ
ジスタ、２１は一致回路、２２はカウンタ、２３
はレジスタをそれぞれ示す。

Claims

【特許請求の範囲】１画像を読取ることにより得られた画像データ
の一部を行または列単位で削除あるいは挿入する
ことにより画像サイズを変更するようにした画像
データ処理装置において、画像データを読取りその予測データを得る予測
回路と、該予測回路から得られた予測データが前記画像
データと一致するか否かを示す予測誤差データを
作成する予測誤差データ作成手段と、前記予測誤差データを行または列単位で計数
し、一定単位数の行あるいは列毎にその大小を比
較する予測誤差計数比較手段と、該予測誤差計数比較手段の出力にもとづき一定
単位数毎に予測誤差データのもつとも少ない行ま
たは例を選出し、もつとも少ない行または列が複
数存在するときは予め定められた優先順位により
そのうちの１つを選出して、縮小または拡大処理
すべき行あるいは列を選定する優先指定手段を設
け、この優先指定手段の出力にもとづき前記画像デ
ータを縮小または拡大制御するようにしたことを
特徴とする画像データ処理装置。２前記優先指定手段により選定された行または
列の次の行または列に該選定された行または列と
同一のデータを挿入することにより画像データの
拡大を行い画像サイズを大きくしたことを特徴と
する特許請求の範囲第１項記載の画像データ処理
装置。