JPH0244338Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は、テープレコーダをタイマーモード
によつて制御するテープレコーダのタイマー制御
回路に関するものである。

テープレコーダのタイマー制御回路は、録音ポ
ーズあるいは再生ポーズのモードにセツトされて
いるテープレコーダをタイマー制御するものであ
り、留守録音等に際して極めて便利なものであ
る。

第１図は、従来一般に用いられているテープレ
コーダのタイマー制御回路であり、同図において
１は、図示しないテープレコーダのメカ部を制御
する制御回路であつて、入力ポートP₁とアース
間に接続された録音モードスイツチ２を操作して
入力ポートP₁をアースに落すとメカ部を録音モ
ードに制御し、入力ポートP₂とアース間に接続
されている再生モードスイツチ３を操作して入力
ポートP₂をアースに落すとプレイモードに制御
する。４〜６は電源＋Ｂとアース間に直列に接続
された抵抗とコンデンサであつて、これらは電源
投入時にパルスを発生するイニシヤライズ回路を
構成している。７はイニシヤライズ信号Ｒを増幅
するトランジスタ、８はタイマーモードセレクト
スイツチであつて、そのコモン端子は、トランジ
スタ７を介してアースに接続されている。そし
て、このタイマーモードセレクトスイツチ８の固
定接点ａはタイマー録音・再生モード、固定接点
ｂはタイマーオフモード、固定接点ｃはタイマー
再生モードとなつている。９，１０は、制御回路
１の入力ポートP₁，P₂をタイマーモードセレク
トスイツチ８の固定接点ａに接続するダイオー
ド、１１は、入力ポートP₂を固定接点ｃに接続
するダイオードである。

このように構成された回路において、図示しな
いタイマーによつて電源が投入されると、イニシ
ヤライズ回路が作動して、一瞬“Ｈ”となるイニ
シヤライズ信号Ｒが発生する。そして、このイニ
シヤライズ信号Ｒは、トランジスタ７のベースに
供給されているために、このトランジスタ７が電
源の投入時に一瞬オンとなつてタイマーモードセ
レクトスイツチ８のコモン端子をアースに接続す
る。タイマーモードセレクトスイツチ８の可動片
が固定接点ａに接続されている場合には、制御回
路１の入力ポートP₁，P₂が同時に“Ｌ”となる
ために、この制御回路１は、図示しないテープレ
コーダのメカ部に対して録音／再生制御を行な
う。また、タイマーモードセレクトスイツチ８が
固定接点ｃにセツトされている場合には、制御回
路１の入力ポートP₂が“Ｌ”となつて録音モー
ドにメカ部を制御する。

しかしながら、上記構成によるテープレコーダ
のタイマー制御回路は、タイマー制御を開始ある
いは終了させるためのタイマー回路が必要であ
る。

また、電源が投入されると自動的に動作が開始
されるものであるために、タイマーモードセレク
トスイツチ８を録音・再生モードにセツトしたま
までオフに戻すのを忘れて電源を投入すると、操
作者の意志に反して大事なテープを消去してしま
う場合があるという問題を有している。

この考案の目的は、上述した従来の欠点を解消
するためになされたもので、タイマー回路を必要
とせず、かつ、タイマーモードセレクトスイツチ
をタイマー録音・再生モードから戻すのを忘れて
も誤消去が生じないテープレコーダのタイマー制
御回路を提供することである。

以下、図面を用いて詳細に説明する。第２図は
この考案によるテープレコーダのタイマー制御回
路の一実施例を示す回路図である。同図において
１２は、テープレコーダのメカ部１３を主に制御
する回御回路であつて、ワンチツプ構成によるマ
イクロコンピユータによつて構成されている。そ
して、この制御回路１２は、スイツチ回路１４の
出力をそれぞれ入力として各種制御を行なうよう
に構成されている。なお、スイツチ回路１４は、
抵抗１５ａ〜１５ｆによつてアルアツプされた早
送り、巻戻し、ストツプ、再生，録音，ポーズを
担当するスイツチ１６ａ〜１６ｆによつて構成さ
れている。１５は外部メモリであつて、電源が断
たれてもバツテリ１６によつてバツクアツプされ
るように構成されている。１７は動作表示器であ
つて、制御回路１２の出力によつてメカ部１３の
動作状態を表示する。そして、この動作表示器１
７は、抵抗１８ａ〜１８ｃを介して制御回路１２
から供給される信号をベース入力とするトランジ
スタ１９ａ〜１９ｃとによつて録音，再生，ポー
ズの各状態をそれぞれ表示する発光ダイオード
20a〜20cを駆動する構成となつている。

以下、上記構成によつて動作を第３図，第４図
に示すフローチヤートに沿つて説明する。なお、
第３図は、電源がオンされている状態におけるメ
インルーチン内の外部メモリセツト、リセツト処
理部分のみを示し、第４図は、電源オン時におけ
るタイマーの判定処理のフローチヤートを示して
いる。

まず、電源が投入されている状態においては、
第３図に示すメインルーチンによるステツプS₁に
よつて状態が判別され、録音または再生モードに
セツトされている場合には、ステツプS₄に移行し
て外部メモリ１５のタイマー録音フラグをセツト
する。またプレイポーズの状態においては、ステ
ツプS₂からステツプS₅に移行し、これに伴つて外
部メモリ１５のタイマー再生フラグをセツトす
る。更に、これらの状態以外の状態がスイツチ回
路１４の各スイツチ１５ａ〜１５ｆによつて指定
されている場合には、ステツプS₂からステツプS₃
に移行して外部メモリ１５の各フラグをリセツト
する。

次に電源が投入された状態においては、第４図
に示す処理の実行が開始され、まずステツプS₁に
おいて判定処理が行なわれる。そして外部メモリ
１５のタイマー録音フラグがセツトされている
と、ステツプS₄，S₅のルートで３秒間にわたつて
制御回路１２からトランジスタ１９ａ，１９ｃに
パルス信号が供給される。従つて、トランジスタ
１９ａ，１９ｃは、このパルス信号によりオン，
オフされるために、発光ダイオード２０ａ，２０
ｃが３秒間点滅駆動される。その後、ステツプS₆
で示すように、外部メモリ１５のフラグにしたが
つてメカ部１３を制御する。また、タイマー再生
フラグがセツトされている場合には、ステツプS₂
からステツプS₇，S₈のルートに移行し、トランジ
スタ１９ｂ，１９ｃを駆動することによつて、発
光ダイオード２０ｂ，２０ｃを３秒間にわたつて
点滅させた後にステツプS₉において再生動作の制
御を指示する。また、いずれのフラグもセツトさ
れていない場合には、ステツプS₂からステツプS₃
に移行してストツプモードの制御指示を与えてメ
カ部１３をストツプさせる。

次に、タイマー録音をセツトしたい場合には、
セツトの電源を切る前にスイツチ回路１４のスイ
ツチ１５ｅ，１５ｆを操作すると、録音ポーズモ
ードとなつてタイマーがセツトされる。また、タ
イマー再生にしたい場合には、上述した場合と同
様にスイツチ１５ｄ，１５ｆを同時操作すること
によつてセツトする。そして、制御回路１２を構
成するマイクロコンピユータ内のタイマー回路が
作動して電源が投入されると、第４図に示すフロ
ーチヤートによる処理が実行されてタイマー録
音・タイマー再生動作が実行される。

なお、上記実施例においては、メモリ１５を外
部メモリとしてバツテリ１６によりバツクアツプ
したが、制御回路１２にＣ−MOSのワンチツプ
マイコンを用いれば、外部メモリ１５は内蔵メモ
リに変えることができる。

以上説明したように、この考案によるテープレ
コーダのタイマー制御回路によれば、タイマース
イツチを必要とせずにタイマー録音およびタイマ
ー再生の動作を実行させることができるために、
パネル面のデザインがすつきりし、操作スイツチ
のコストを下げることができる。また、この考案
によれば、タイマーモードセレクトスイツチを戻
し忘れてタイマー録音のままで電源が投入されて
も、誤つて大切なテープが消去してしまう問題が
生ずることが無い等、種々の優れた効果を有す
る。

【図面の簡単な説明】

第１図は従来のテープレコーダのタイマー制御
回路を示す回路図、第２図はこの考案によるタイ
マー制御回路の一実施例を示す回路図、第３図，
第４図は第２図に示す回路の動作を説明するため
のフローチヤートである。 １２……制御回路、１３……メカ部、１４……
スイツチ回路、１５……外部メモリ、１６……バ
ツテリ、１７……動作表示器。

Claims (1)

【実用新案登録請求の範囲】
1. テープレコーダに対してタイマー制御を行なう
   ためのタイマー制御回路において、電源が切られ
   る直前におけるテープレコーダのモードが録音あ
   るいは再生のポーズモードであつたことを示すフ
   ラグを記憶するバツテリによりバツクアツプされ
   たメモリと、電源の投入時に前記メモリの内容に
   対応してテープレコーダのメカ部を制御してタイ
   マーモードによる録音または再生状態にセツトす
   る制御回路とを設けたことを特徴とするテープレ
   コーダのタイマー制御回路。