JPH0510251Y2 - - Google Patents
Info
- Publication number
- JPH0510251Y2 JPH0510251Y2 JP17737585U JP17737585U JPH0510251Y2 JP H0510251 Y2 JPH0510251 Y2 JP H0510251Y2 JP 17737585 U JP17737585 U JP 17737585U JP 17737585 U JP17737585 U JP 17737585U JP H0510251 Y2 JPH0510251 Y2 JP H0510251Y2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- power
- turned
- play
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】
〔考案の技術分野〕
本考案は、タイマーにより設定した時間に再生
或いは録音などの設定モードの動作を開始するよ
うになしたタイマー付テープレコーダに関するも
のである。
或いは録音などの設定モードの動作を開始するよ
うになしたタイマー付テープレコーダに関するも
のである。
かかるテープレコーダはタイマーによつて設定
された時間に再生動作を開始することにより目覚
ましとして利用でき、かつ録音動作を開始するこ
とにより留守録音を行うことができ、従来この種
の装置として第3図に示すものがあつた。
された時間に再生動作を開始することにより目覚
ましとして利用でき、かつ録音動作を開始するこ
とにより留守録音を行うことができ、従来この種
の装置として第3図に示すものがあつた。
図において、1はタイマーにより設定した時間
に電源が入つたときの動作モードを選択するタイ
マースイツチで、タイマー録音(REC)、オフ及
びタイマー再生(PLAY)の3ポジシヨンの1つ
を選択できるようになつている。2はタイマース
イツチ1の選択ポジシヨンに応じて機構部及び回
路系を制御する制御回路、3は電源投入時に制御
回路2を初期状態にセツトするためのパルスを発
生するリセツトパルス発生回路、4は電源遮断時
に制御回路2をストツプ状態にセツトするパルス
を発生する電源オフパルス発生回路、5は録音或
いは録音待機状態であることを表示する録音イン
ジケータ、6は再生或いは再生待機状態であるこ
とを表示する再生インジケータ、7及び8はイン
ジケータ5及び6をそれぞれ駆動するトランジス
タである。
に電源が入つたときの動作モードを選択するタイ
マースイツチで、タイマー録音(REC)、オフ及
びタイマー再生(PLAY)の3ポジシヨンの1つ
を選択できるようになつている。2はタイマース
イツチ1の選択ポジシヨンに応じて機構部及び回
路系を制御する制御回路、3は電源投入時に制御
回路2を初期状態にセツトするためのパルスを発
生するリセツトパルス発生回路、4は電源遮断時
に制御回路2をストツプ状態にセツトするパルス
を発生する電源オフパルス発生回路、5は録音或
いは録音待機状態であることを表示する録音イン
ジケータ、6は再生或いは再生待機状態であるこ
とを表示する再生インジケータ、7及び8はイン
ジケータ5及び6をそれぞれ駆動するトランジス
タである。
以上の構成において、テープレコーダの図示し
ない操作部のREC又はPLAY操作スイツチが操
作されると、これに応じて制御回路2はトランジ
スタ7又は8をオンしてインジケータ5又は6を
点灯させ、録音又は再生状態にあることを表示さ
せる。
ない操作部のREC又はPLAY操作スイツチが操
作されると、これに応じて制御回路2はトランジ
スタ7又は8をオンしてインジケータ5又は6を
点灯させ、録音又は再生状態にあることを表示さ
せる。
タイマースイツチ1がオフポジシヨンにあると
きには、電源が投入されたときリセツトパルス発
生回路3からのパルスにより制御回路2は初期状
態にセツトされるが、ストツプ状態のままとなつ
ている。タイマースイツチ1がRECポジシヨン
にして留守録音をする場合には、外部タイマーな
どによつて電源スイツチがオンされ電源供給が行
われると、電源投入後一定時間経過してからイン
ジケータ5が点灯し、録音を開始する。タイマー
スイツチ1がPLAYポジシヨンにあるときには、
録音の場合と同様にしてインジケータ6を点灯し
て再生動作を開始する。以上のように、電源投入
後タイマースイツチ1がどのポジシヨンにあるか
を読んで自動的にその動作モードにするようにな
つている。
きには、電源が投入されたときリセツトパルス発
生回路3からのパルスにより制御回路2は初期状
態にセツトされるが、ストツプ状態のままとなつ
ている。タイマースイツチ1がRECポジシヨン
にして留守録音をする場合には、外部タイマーな
どによつて電源スイツチがオンされ電源供給が行
われると、電源投入後一定時間経過してからイン
ジケータ5が点灯し、録音を開始する。タイマー
スイツチ1がPLAYポジシヨンにあるときには、
録音の場合と同様にしてインジケータ6を点灯し
て再生動作を開始する。以上のように、電源投入
後タイマースイツチ1がどのポジシヨンにあるか
を読んで自動的にその動作モードにするようにな
つている。
このため、タイマースイツチ1を不用意にオフ
以外のポジシヨンにしておくと、次に使用するに
際し電源を投入したとき、そのモードになつてし
まい、特にRECポジシヨンにしたままにしてお
くと、録音済のテープを消去してしまうという不
都合が起り得る。また、タイマースイツチ1が1
つのキーを何回も操作してタイマー動作モードを
選択するサイクリツク式になつている場合には、
タイマースイツチのポジシヨンを設定した後電源
を切ると、スイツチがどのモードになつているか
判らなくなるという問題点もあつた。
以外のポジシヨンにしておくと、次に使用するに
際し電源を投入したとき、そのモードになつてし
まい、特にRECポジシヨンにしたままにしてお
くと、録音済のテープを消去してしまうという不
都合が起り得る。また、タイマースイツチ1が1
つのキーを何回も操作してタイマー動作モードを
選択するサイクリツク式になつている場合には、
タイマースイツチのポジシヨンを設定した後電源
を切ると、スイツチがどのモードになつているか
判らなくなるという問題点もあつた。
本考案は上述した従来の問題点を除去するため
になされたもので、電源オフ後であつてもタイマ
ーによる起動時のPLAY又はRECの動作モード
を確認できるようにして誤操作の有無を知ること
ができるようになしたタイマー付テープレコーダ
を提供することを目的としている。
になされたもので、電源オフ後であつてもタイマ
ーによる起動時のPLAY又はRECの動作モード
を確認できるようにして誤操作の有無を知ること
ができるようになしたタイマー付テープレコーダ
を提供することを目的としている。
PLAY又はRECモードをそれぞれ表示する表
示手段を利用し、電源オフ後の所定時間の間タイ
マー起動時のタイマーPLAY又はタイマーREC
モードに対応する前記表示手段を点灯又は点滅さ
せることにより、電源オフ後であつてもタイマー
起動後のPLAY又はRECモードを確認できるよ
うにして誤操作の有無を判断することができるよ
うにしている。
示手段を利用し、電源オフ後の所定時間の間タイ
マー起動時のタイマーPLAY又はタイマーREC
モードに対応する前記表示手段を点灯又は点滅さ
せることにより、電源オフ後であつてもタイマー
起動後のPLAY又はRECモードを確認できるよ
うにして誤操作の有無を判断することができるよ
うにしている。
以下、本考案の実施例を図に基づいて説明す
る。
る。
第1図は本考案の一実施例を示す回路図であ
り、図中第3図について上述したものと同等のも
のには同一の符号を付してある。
り、図中第3図について上述したものと同等のも
のには同一の符号を付してある。
第1図において10はタイマースイツチ1に連
動した連動スイツチで、タイマースイツチ1と同
様REC,オフ,PLAYの3ポジシヨンを有し、
共通端子はダイオード11と抵抗12及びコンデ
ンサ13からなる積分回路とを介して電源オフパ
ルス発生回路4の出力が接続されている。また、
REC端子はダイオード14及び抵抗15を介し
てトランジスタ7のベースに、PLAY端子はダイ
オード16及び抵抗17を介してトランジスタ8
のベースにそれぞれ接続されている。インジケー
タ5及びトランジスタ7の直列回路とインジケー
タ6及びトランジスタ8の直列回路とに並列にコ
ンデンサ18が接続されている。該コンデンサ1
8はダイオード19を介してVccによつて充電さ
れ、該充電電荷は電源オフ後にインジケータ5又
は6を点灯するために利用される。なお、20及
び21は逆流防止用ダイオードである。
動した連動スイツチで、タイマースイツチ1と同
様REC,オフ,PLAYの3ポジシヨンを有し、
共通端子はダイオード11と抵抗12及びコンデ
ンサ13からなる積分回路とを介して電源オフパ
ルス発生回路4の出力が接続されている。また、
REC端子はダイオード14及び抵抗15を介し
てトランジスタ7のベースに、PLAY端子はダイ
オード16及び抵抗17を介してトランジスタ8
のベースにそれぞれ接続されている。インジケー
タ5及びトランジスタ7の直列回路とインジケー
タ6及びトランジスタ8の直列回路とに並列にコ
ンデンサ18が接続されている。該コンデンサ1
8はダイオード19を介してVccによつて充電さ
れ、該充電電荷は電源オフ後にインジケータ5又
は6を点灯するために利用される。なお、20及
び21は逆流防止用ダイオードである。
以上の構成において、電源投入後の動作は、ダ
イオード19を介してコンデンサ18が充電され
ることを除き、第3図について上述したものとほ
ぼ同一である。この状態で、電源をオフすると、
第2図に示すようなタイミングで各部の電圧が変
化する。
イオード19を介してコンデンサ18が充電され
ることを除き、第3図について上述したものとほ
ぼ同一である。この状態で、電源をオフすると、
第2図に示すようなタイミングで各部の電圧が変
化する。
今、時点t1で電源をオフすると、電源オフパル
ス発生回路4の出力aが第2図aに示すように立
ち上り、ダイオード11を介して抵抗12及びコ
ンデンサ13からなる積分回路に印加され、該積
分回路の出力bに第2図bに示すような電圧が発
生される。ここで連動スイツチ10が図示のよう
にREC側にあるとすると、積分回路の出力bの
電圧はダイオード14を介してトランジスタ7の
ベースcに印加される。また、制御回路2は電源
オフ時に電源オフパルス発生回路4が発生する上
記電源オフパルスにより機構部及び回路系を停止
状態にする。
ス発生回路4の出力aが第2図aに示すように立
ち上り、ダイオード11を介して抵抗12及びコ
ンデンサ13からなる積分回路に印加され、該積
分回路の出力bに第2図bに示すような電圧が発
生される。ここで連動スイツチ10が図示のよう
にREC側にあるとすると、積分回路の出力bの
電圧はダイオード14を介してトランジスタ7の
ベースcに印加される。また、制御回路2は電源
オフ時に電源オフパルス発生回路4が発生する上
記電源オフパルスにより機構部及び回路系を停止
状態にする。
上述のようにトランジスタ7のベースcには、
電源オフ後も積分回路の出力bの電圧が印加され
ているので、トランジスタ7のベース電圧は第2
図cに示すようなカーブを描きながら変化しトラ
ンジスタ7をベースバイアス電流が流れなくなる
までの時間T2の間オンし続ける。なお、VBはト
ランジスタ7がオフするときの電圧である。
電源オフ後も積分回路の出力bの電圧が印加され
ているので、トランジスタ7のベース電圧は第2
図cに示すようなカーブを描きながら変化しトラ
ンジスタ7をベースバイアス電流が流れなくなる
までの時間T2の間オンし続ける。なお、VBはト
ランジスタ7がオフするときの電圧である。
一方、インジケータ5は、電源オフ後もトラン
ジスタ7がオンしていることによりコンデンサ1
8の充電電荷が該トランジスタ7を通して放電さ
れるため、コンデンサ18の端子fの電圧が第2
図dに示すように低下しトランジスタ駆動電圧
Vf以下になるまでの時間T3の間点灯される。こ
こでT2>T3となるように、コンデンサ18の容
量を決定することによつてT3が設定されるが、
T2>T3のときには、インジケータ5の点灯時間
はT2によつて決定される。
ジスタ7がオンしていることによりコンデンサ1
8の充電電荷が該トランジスタ7を通して放電さ
れるため、コンデンサ18の端子fの電圧が第2
図dに示すように低下しトランジスタ駆動電圧
Vf以下になるまでの時間T3の間点灯される。こ
こでT2>T3となるように、コンデンサ18の容
量を決定することによつてT3が設定されるが、
T2>T3のときには、インジケータ5の点灯時間
はT2によつて決定される。
上述の説明は連動スイツチ10がREC側にあ
る場合について行つているが、連動スイツチ10
がPLAY側にある場合にもインジケータ6が電源
オフ後時間T2又はT3の間点灯される。
る場合について行つているが、連動スイツチ10
がPLAY側にある場合にもインジケータ6が電源
オフ後時間T2又はT3の間点灯される。
なお、上述の実施例では、タイマー動作に関す
るインジケータを電源オフ後一定時間点灯させる
場合について示したが、これ以外の任意の表示、
例えばノイズリダクシヨンシステムについての表
示についても同様のことを行わせるようにしても
よい。
るインジケータを電源オフ後一定時間点灯させる
場合について示したが、これ以外の任意の表示、
例えばノイズリダクシヨンシステムについての表
示についても同様のことを行わせるようにしても
よい。
また、上述の実施例では、インジケータの電源
の立ち下がりカーブを緩やかにするようにしてい
るが、本体電源の立ち下がりそのものを遅くする
制御動作を電源オフ後一定時間行い、表示を継続
するようにしてもよい。この場合、表示を点滅点
灯により行わせてもよい。
の立ち下がりカーブを緩やかにするようにしてい
るが、本体電源の立ち下がりそのものを遅くする
制御動作を電源オフ後一定時間行い、表示を継続
するようにしてもよい。この場合、表示を点滅点
灯により行わせてもよい。
更に、タイマースイツチ1は連動スイツチ10
と機械的に連動しているようなものとして示した
が、タイマースイツチ1にタクトスイツチを使用
した場合には、連動スイツチ10は制御回路によ
り制御されるバツクアツプ電源を有する状態メモ
リにより構成するとよい。
と機械的に連動しているようなものとして示した
が、タイマースイツチ1にタクトスイツチを使用
した場合には、連動スイツチ10は制御回路によ
り制御されるバツクアツプ電源を有する状態メモ
リにより構成するとよい。
以上説明したように本考案によれば、電源オフ
後も所定時間の間、タイマー起動時のPLAY又は
RECモードについての表示を行うようにしてい
るため、この表示により電源オフ後であつてもタ
イマー起動後のPLAY又はRECモードの確認を
行つて誤操作の有無を知ることができる。
後も所定時間の間、タイマー起動時のPLAY又は
RECモードについての表示を行うようにしてい
るため、この表示により電源オフ後であつてもタ
イマー起動後のPLAY又はRECモードの確認を
行つて誤操作の有無を知ることができる。
第1図は本考案の一実施例を示す回路図、第2
図は第1図中の各部の電圧波形を示すタイムチヤ
ート図、及び第3図は従来例を示す回路図であ
る。 1……タイマースイツチ、2……制御回路、4
……電源オフパルス発生回路、5,6……インジ
ケータ、12……抵抗、13,18……コンデン
サ。
図は第1図中の各部の電圧波形を示すタイムチヤ
ート図、及び第3図は従来例を示す回路図であ
る。 1……タイマースイツチ、2……制御回路、4
……電源オフパルス発生回路、5,6……インジ
ケータ、12……抵抗、13,18……コンデン
サ。
Claims (1)
- 【実用新案登録請求の範囲】 PLAY又はRECモードを表示する表示手段と、
予め設定した時間にタイマーPLAY又はタイマー
RECモードで起動するタイマー機構とを備える
タイマー付テープレコーダにおいて、 電源オフ時に前記タイマーPLAY又はタイマー
RECモードに対応する前記表示手段を所定時間
点灯又は点滅させる手段を備えることを特徴とす
るタイマー付テープレコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17737585U JPH0510251Y2 (ja) | 1985-11-20 | 1985-11-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17737585U JPH0510251Y2 (ja) | 1985-11-20 | 1985-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6285931U JPS6285931U (ja) | 1987-06-01 |
| JPH0510251Y2 true JPH0510251Y2 (ja) | 1993-03-12 |
Family
ID=31118520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17737585U Expired - Lifetime JPH0510251Y2 (ja) | 1985-11-20 | 1985-11-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0510251Y2 (ja) |
-
1985
- 1985-11-20 JP JP17737585U patent/JPH0510251Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6285931U (ja) | 1987-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4219999A (en) | Electronic timepiece equipped with battery life display | |
| JPH0510251Y2 (ja) | ||
| JPS606020B2 (ja) | タイマ予約表示装置 | |
| JPS6122316Y2 (ja) | ||
| JPS5868258A (ja) | 携帯用磁気録音再生機の電源回路 | |
| JPS6215870Y2 (ja) | ||
| KR880002415Y1 (ko) | 비디오 테이프 레코오더의 예약회로 | |
| JPS633005Y2 (ja) | ||
| JPH0142821Y2 (ja) | ||
| KR910008169Y1 (ko) | 타이머의 스탠드바이(stand-by)유지장치 | |
| US5010422A (en) | Driving system for endless video tape by one-touch timer | |
| KR950001241B1 (ko) | 테이프 레코더의 전주곡 자동선곡회로 | |
| JPH039145Y2 (ja) | ||
| JPS593377Y2 (ja) | タイマ−付記録又は再生装置 | |
| US4370549A (en) | Electronic counter circuit for tape recorder | |
| KR870002317Y1 (ko) | 전자식 구동 카세트 데크에서의 오동작 방지회로 | |
| JPS5824272Y2 (ja) | テ−プレコ−ダのテ−プ巻戻し自動停止回路 | |
| KR900003161Y1 (ko) | 자동 더빙 시스템 | |
| KR900009028Y1 (ko) | 더빙 동시 시작 장치 | |
| JPH0445136Y2 (ja) | ||
| JPH0333946Y2 (ja) | ||
| JPH048488Y2 (ja) | ||
| JPH039141Y2 (ja) | ||
| JPH0421232Y2 (ja) | ||
| JPH045043Y2 (ja) |