JPH0246054Y2 - - Google Patents

Info

Publication number
JPH0246054Y2
JPH0246054Y2 JP1981138160U JP13816081U JPH0246054Y2 JP H0246054 Y2 JPH0246054 Y2 JP H0246054Y2 JP 1981138160 U JP1981138160 U JP 1981138160U JP 13816081 U JP13816081 U JP 13816081U JP H0246054 Y2 JPH0246054 Y2 JP H0246054Y2
Authority
JP
Japan
Prior art keywords
die
semiconductor element
circuit board
bonding
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981138160U
Other languages
English (en)
Other versions
JPS5842940U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1981138160U priority Critical patent/JPS5842940U/ja
Publication of JPS5842940U publication Critical patent/JPS5842940U/ja
Application granted granted Critical
Publication of JPH0246054Y2 publication Critical patent/JPH0246054Y2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/656—Fan-in layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案はICなどの半導体素子がダイボンドさ
れる構造の混成集積回路装置に関する。
（従来の技術） 従来、素子裏面を絶縁させる必要のある半導体
素子を回路基板にダイボンドするとき、配線パタ
ーンを簡素化あるいは短縮させる目的で、半導体
素子の下に配線用導体を形成することがある。こ
の場合、第１図に示すように、回路基板１上の配
線用導体２にガラスコーテイング３を施して絶縁
性をもたし、このガラスコーテイング３を含むダ
イボンド部分に接着剤４を塗布し、この接着剤４
により半導体素子５をダイボンドしている。６は
ダイボンド部分の周囲に形成されたボンデイング
パツドで、このパツド６と半導体素子５の所定の
電極との間にリード線をワイヤボンデイングして
いる。このような従来の構造では、半導体素子５
の下部に配線用導体２を形成するにはその導体２
にガラスコーテイング３を施さなければならず、
工程数が増え、コストアツプの要因になつてい
た。
そこで、半導体素子５を回路基板１にダイボン
ドするにあたり、第１図に示すようなガラスコー
テイング３を施さず、絶縁性接着剤だけでおこな
うこともあつた。第２図はその例である。
第２図おいて、７は混成集積回路装置の回路基
板で、この回路基板７上には、ダイボンドされる
ICなどの半導体素子８の裏面に対応するダイボ
ンド部分の周囲に形成されたボンデイングパツド
９が形成され、さらにボンデイングパツドを兼ね
る配線用導体１０がダイボンド部分を横切るよう
に形成されている。この配線用導体１０を含むダ
イボンド部分にエポキシ樹脂などの絶縁性接着剤
１１が塗布され、絶縁性接着剤１１により半導体
素子８がダイボンド部分にダイボンドされてい
る。なお、絶縁性接着剤１１は配線用導体１０の
厚みより厚くする。そして、半導体素子８の各電
極と回路基板７上の各パツドとの間にリード線が
ワイヤボンドされている。
（考案が解決しようとする課題） しかしながら、第２図のような場合、絶縁性接
着剤１１によつて半導体素子８と配線用導体１０
との絶縁性を確保しているため、絶縁性接着剤１
１の厚みを配線用導体１０の厚みより厚くする必
要がある。そのため、絶縁性接着剤１１は、配線
用導体１０の厚みより厚くする量を塗布する必要
がある。こうした場合、配線用導体１０部分の絶
縁性接着剤１１は配線用導体１０の略厚み分だけ
盛り上がることになる。そのため、半導体素子８
を、回路基板７にダイボンドするために絶縁性接
着剤１１面上に載置したとき、この絶縁性接着剤
１１の盛り上がりにより半導体素子８が傾き、ワ
イヤボンデイング作業がしにくくなるという不都
合が生ずる。特に、配線用導体１０がダイボンド
部分の偏つた位置に形成された場合は、半導体素
子８の傾きが顕著である。そのため、この半導体
素子８が傾かないようにするために絶縁性接着剤
１１の塗布厚みを厳しく管理する必要があつた。
本考案は、上記問題点に鑑みてなされたもので
あつて、製造工程の簡略化をはかるとともに、絶
縁性接着剤の塗布厚みを厳しく管理しなくてもダ
イボンド時における半導体素子の傾きをなくすこ
とのできる混成集積回路装置を提供させることを
目的にしている。
（課題を解決するための手段） 本考案の混成集積回路装置は、上記目的を達成
するために、半導体素子がダイボンドされる回路
基板を備え、回路基板のダイボンド部分の周囲
に、複数のボンデイングパツドが形成され、回路
基板のダイボンド部分を横切る配線用導体が形成
され、配線用導体を含むダイボンド部分に絶縁性
接着剤によつて半導体素子がダイボンドされる混
成集積回路装置であつて、回路基板の配線用導体
以外のダイボンド部分に、複数のダミーパツドを
分散して設け、半導体素子を回路基板にダイボン
ドしたときに前記分散して設けたダミーパツドに
よりその半導体素子が傾かないようにしたことを
特徴とする。
（作用） 上記のように、絶縁性接着剤によつて半導体素
子がダイボンドされるため、製造工程の簡略化を
はかることができる。また、回路基板の配線用導
体以外のダイボンド部分に複数のダミーパツドを
分散して設けたことにより、配線用導体の形成さ
れている部分の絶縁性接着剤が配線用導体の略厚
み分だけ盛り上がつたとしても、ダミーパツドの
部分の絶縁性接着剤もダミーパツドの略厚み分だ
け盛り上がるため、半導体素子を絶縁性接着剤面
上に載置したとき、半導体素子が傾かないように
なる。そのため、ワイヤボンデイングを確実に行
うことができる。
（実施例） 以下、本考案の実施例を図面を参照しつつ詳述
する。
第３図において、７は混成集積回路装置の回路
基板で、この回路基板７上には、ダイボンドされ
るICなどの半導体素子８の裏面に対応するダイ
ボンド部分の周囲の所定箇所にたとえばAuから
なる複数のボンデイングパツド９が形成され、さ
らにボンデイングパツドを兼ねる配線用導体１０
がダイボンド部分を横切るように形成されてい
る。また、ダイボンド部分の四隅に分散して、複
数のダミーパツド１２が設けられている。この配
線用導体１０を含むダイボンド部分にエポキシ樹
脂などの絶縁性接着剤１１が塗布され、絶縁性接
着剤１１により半導体素子８がダイボンド部分に
ダイボンドされている。なお、絶縁性接着剤１１
は配線用導体１０の厚みより厚くする。本考案に
おいては、上記実施例のように複数のダミーパツ
ド１２を設けることにより、絶縁接着剤１１の塗
布厚みを厳しく管理しなくても、半導体素子８が
傾くことなく、ワイヤボンデイングが確実に行え
る。通常接着剤の塗布はデイスペンス，印刷，ス
タンピング等の手段を用いて行われる。
なお、このダミーパツド１２は、実施例では四
隅に分散して設けられているが、半導体素子８が
傾かない位置に分散して複数設けられていれば特
定の位置に限定されるものではない。また、配線
用導体１０とダミーパツド１２とによつて半導体
素子８が傾かないようにしてもよいことは言うま
でもない。
（考案の効果） 本考案の混成集積回路装置は、以上説明したよ
うに構成されているため、製造工程の簡略化をは
かることができるとともに、絶縁性接着剤の塗布
厚みを厳しく管理しなくても半導体素子が傾くこ
となくワイヤボンデイングを確実に行うことがで
きる。
【図面の簡単な説明】
第１図および第２図は従来の混成集積回路を示
し、第１図ａはその要部平面図、同図ｂはそのＡ
−Ａ線断面図、第２図ａは回路基板の要部平面
図、同図ｂは混成集積回路の要部平面図、同図ｃ
はそのＢ−Ｂ線断面図である。第３図は本考案に
よる混成集積回路の一実施例を示し、同図ａは回
路基板の要部平面図、同図ｂは混成集積回路の要
部平面図、同図ｃはそのＣ−Ｃ線断面図である。 ７……回路基板、８……半導体素子、９……ボ
ンデイングパツド、１０……配線用導体、１１…
…絶縁性接着剤、１２……ダミーパツド。

Claims (1)

  1. 【実用新案登録請求の範囲】 半導体素子がダイボンドされる回路基板を備
    え、回路基板のダイボンド部分の周囲に、複数の
    ボンデイングパツドが形成され、回路基板のダイ
    ボンド部分を横切る配線用導体が形成され、配線
    用導体を含むダイボンド部分に絶縁性接着剤によ
    つて半導体素子がダイボンドされる混成集積回路
    装置であつて、 回路基板の配線用導体以外のダイボンド部分
    に、複数のダミーパツドを分散して設け、半導体
    素子を回路基板にダイボンドしたときに前記分散
    して設けたダミーパツドによりその半導体素子が
    傾かないようにしたことを特徴とする混成集積回
    路装置。
JP1981138160U 1981-09-16 1981-09-16 混成集積回路装置 Granted JPS5842940U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1981138160U JPS5842940U (ja) 1981-09-16 1981-09-16 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1981138160U JPS5842940U (ja) 1981-09-16 1981-09-16 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPS5842940U JPS5842940U (ja) 1983-03-23
JPH0246054Y2 true JPH0246054Y2 (ja) 1990-12-05

Family

ID=29931394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1981138160U Granted JPS5842940U (ja) 1981-09-16 1981-09-16 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPS5842940U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207655A (ja) * 1982-05-28 1983-12-03 Hitachi Ltd 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5444773A (en) * 1977-09-16 1979-04-09 Nippon Cetu Kk Method of mounting electronic parts to printed board
JPS5797634A (en) * 1980-12-11 1982-06-17 Canon Inc Hybrid integrated circuit

Also Published As

Publication number Publication date
JPS5842940U (ja) 1983-03-23

Similar Documents

Publication Publication Date Title
US4774635A (en) Semiconductor package with high density I/O lead connection
US4903114A (en) Resin-molded semiconductor
US5455745A (en) Coated bonding wires in high lead count packages
JP3494901B2 (ja) 半導体集積回路装置
JP3138539B2 (ja) 半導体装置及びｃｏｂ基板
JPH0246054Y2 (ja)
JP2804146B2 (ja) リードフレームおよび半導体装置
US5714799A (en) Resin-sealed type semiconductor device having an unoccupied second die pad
JP2797598B2 (ja) 混成集積回路基板
JPH01258458A (ja) ウェーハ集積型集積回路
JPH0484452A (ja) 樹脂封止型半導体装置
JPH023621Y2 (ja)
JP2890621B2 (ja) 混成集積回路装置
US6310389B1 (en) Semiconductor package
JPH10214933A (ja) 半導体装置とその製造方法
JP2670392B2 (ja) 半導体集積回路装置
JPH0732216B2 (ja) 半導体装置
JP2552887Y2 (ja) 絶縁物被覆電子部品
JP2596606B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3393708B2 (ja) 半導体パッケージの製造方法
JPS6080258A (ja) 樹脂封止型半導体装置の製造方法
JPS6164132A (ja) 半導体装置
JP3275787B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPS5844593Y2 (ja) ビ−ム・リ−ド型半導体装置
KR200169976Y1 (ko) 반도체 패키지