JPS59165165A - 高速入出力処理方式 - Google Patents
高速入出力処理方式Info
- Publication number
- JPS59165165A JPS59165165A JP3990583A JP3990583A JPS59165165A JP S59165165 A JPS59165165 A JP S59165165A JP 3990583 A JP3990583 A JP 3990583A JP 3990583 A JP3990583 A JP 3990583A JP S59165165 A JPS59165165 A JP S59165165A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- output
- direct access
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は高速入出力処理方式Ｃ二係り９％に巨大データ
を入出力する場合に、入出力用のバッファを使用せず、
しかも複数の入出力装置に対して並列（二人出力するよ
うにしてその入出力を高速化するよう（ニしたもの（二
関する。
を入出力する場合に、入出力用のバッファを使用せず、
しかも複数の入出力装置に対して並列（二人出力するよ
うにしてその入出力を高速化するよう（ニしたもの（二
関する。
例えばＦＯＲＴＲＡＮ における入出力処理では。
第１図（＝示す如く、主記憶装置１に格納されたデータ
なりＡ８Ｄ３に格納する場合、入出力バッファ２を設け
、この入出力バッファ２に主記憶装置１から転送された
データを一時保持し、それからＤＡ８Ｄ３に格納してい
た。このようなやり方では処理すべきデータ量が巨大な
場合（−は、主記憶装置１から入出力バッファ２（ニデ
ータ転送を行う回数が非常に多くなり、その度ごとにリ
ード／ライトコマ・ンドを発行して入出力を行わなけれ
ばならないために、そのデータの格納処理（二非常に長
時間かかるという問題がある。
なりＡ８Ｄ３に格納する場合、入出力バッファ２を設け
、この入出力バッファ２に主記憶装置１から転送された
データを一時保持し、それからＤＡ８Ｄ３に格納してい
た。このようなやり方では処理すべきデータ量が巨大な
場合（−は、主記憶装置１から入出力バッファ２（ニデ
ータ転送を行う回数が非常に多くなり、その度ごとにリ
ード／ライトコマ・ンドを発行して入出力を行わなけれ
ばならないために、そのデータの格納処理（二非常に長
時間かかるという問題がある。
このため（二、従来ではバッファを２−１及び２−２の
如く複数個設けるとともＣニデータをプロツキングして
、複数のＤＡＳＤ装置３−１．３−２に並列的（＝デー
タ転送を行うという並列処理により転送の高速化をはか
つていた。この場合、データは第１図に示す如くブロッ
ク分けされており。
如く複数個設けるとともＣニデータをプロツキングして
、複数のＤＡＳＤ装置３−１．３−２に並列的（＝デー
タ転送を行うという並列処理により転送の高速化をはか
つていた。この場合、データは第１図に示す如くブロッ
ク分けされており。
ＤＡＳＤ装置３−１．３−２に対してブロック毎に順次
格納されず、ＤＡ８Ｄ装置３−１にはブロック１．３・
・・・・・が格納され、ＤＡＳＤ装置３−２ｃ千はブロ
ック２．４・・・・・・が格納されるという形になる。
格納されず、ＤＡ８Ｄ装置３−１にはブロック１．３・
・・・・・が格納され、ＤＡＳＤ装置３−２ｃ千はブロ
ック２．４・・・・・・が格納されるという形になる。
いずれの場合も転送データを一度バッファに保持するこ
とが必要なため、その高速化を図るためには非常に大き
な入出力バッファが必要となり。
とが必要なため、その高速化を図るためには非常に大き
な入出力バッファが必要となり。
この入出力バッファとして主記憶領域を使用する場合に
は、大きな主記憶領域が入出力バッファ用として必要と
なるのみならず、主記憶領域におけるデータ域と人出□
カバッファ相互間の転送時間も非常に大きなものとなる
。
は、大きな主記憶領域が入出力バッファ用として必要と
なるのみならず、主記憶領域におけるデータ域と人出□
カバッファ相互間の転送時間も非常に大きなものとなる
。
しかもその入出力バッファよりも一度に入出力するデー
タ量の方が大きい場合には、その入出力バッファを設け
ることが無意味となってしまう。
タ量の方が大きい場合には、その入出力バッファを設け
ることが無意味となってしまう。
本発明の目的は、とのような問題点を改善するために、
入出力バッファを使用せずに９人出方装置と指定された
配列データ域との間で直接的にデータ転送できるように
した高速入出力処理方式を提供することである。
入出力バッファを使用せずに９人出方装置と指定された
配列データ域との間で直接的にデータ転送できるように
した高速入出力処理方式を提供することである。
この目的を達成するために９本発明の高速入出力処理方
式では、中央処理装置と主記憶装置と複数の直接アク・
セス記憶装置を有するデータ処理装置において、コマン
ド作成部と、並列処理制御部を設けるとともに、主記憶
装置にはデータを複数のブロックにて格納し、コマンド
作成部により入出力するデータの格納先とそのデータの
収納先を付与したコマンドを各直接アクセス記憶装置対
応に作成し、該コマンドにもとづき上記並列処理制御部
により複数の直接アクセス記憶装置に対しデータを上記
ブロックにもとづき並列的に入出力制御を行うようにし
たことを特徴とする。
式では、中央処理装置と主記憶装置と複数の直接アク・
セス記憶装置を有するデータ処理装置において、コマン
ド作成部と、並列処理制御部を設けるとともに、主記憶
装置にはデータを複数のブロックにて格納し、コマンド
作成部により入出力するデータの格納先とそのデータの
収納先を付与したコマンドを各直接アクセス記憶装置対
応に作成し、該コマンドにもとづき上記並列処理制御部
により複数の直接アクセス記憶装置に対しデータを上記
ブロックにもとづき並列的に入出力制御を行うようにし
たことを特徴とする。
本発明の一実施例を第２図〜第６図にもとづき説明する
。
。
第２図、第３図は本発明の詳細な説明図、第４図は本発
明の一実施例構成図、第５図はフローチャート、第６図
は本発明の動作説明図である。
明の一実施例構成図、第５図はフローチャート、第６図
は本発明の動作説明図である。
図中、 ４−１〜４− ｍはｃｃｗ作成部、５はパラレ
ル・ファイル・アクセス制御部、１０は主記憶装置、１
１はＣＰＵ、１２はコマンド作成部。
ル・ファイル・アクセス制御部、１０は主記憶装置、１
１はＣＰＵ、１２はコマンド作成部。
１３はパラレル・ファイル・アクセス制御部、１４はチ
ャネル・プロセッサ、 １５−１． １５−２ハチャ
ネル、１６−１〜１６−ｍはダスト制御部。
ャネル・プロセッサ、 １５−１． １５−２ハチャ
ネル、１６−１〜１６−ｍはダスト制御部。
１７−１〜１７−ｍは直接アクセス記憶装置（以下ＤＡ
ＳＤという）である。
ＳＤという）である。
本発明を一実施例にもとづき詳述するに先立ち。
第２図、第３図によりその概略を説明する。
第２図に示す如（、ＤＡ８Ｄ ３−１〜３− ｒｎ ヘ
格納するために主記憶領域に配列される入出力データを
ブロック１．２・・・・・・Ｎにわける。このブロック
１，２・・・・・・Ｎのブロック長は、ＤＡ８Ｄ３−１
〜３、− ｍの最大のブロック長に定められる。ここで
ＤＡ８Ｄ３−１〜３−ｍの最大ブロック長とは１通常１
シリンダに連続的に格納できるバイト長であｉＪ、ＤＡ
８Ｄ３−１〜３− ｍにもとづき決定されるものである
。そしてブロック１をＤＡ８Ｄ３−１に記入するように
割当て、ブロック２をＤＡＳＤ３−２に記入するように
割当て、以下同様にしてＤＡＳＤ３− ｓまでに順次１
ブロツクずつ格納するように割当てる。次にブロックｍ
＋ｌをＤＡ８Ｄ３−１に割当て、ブロック落＋２をＤＡ
ＳＤ３−２に割当て。
格納するために主記憶領域に配列される入出力データを
ブロック１．２・・・・・・Ｎにわける。このブロック
１，２・・・・・・Ｎのブロック長は、ＤＡ８Ｄ３−１
〜３、− ｍの最大のブロック長に定められる。ここで
ＤＡ８Ｄ３−１〜３−ｍの最大ブロック長とは１通常１
シリンダに連続的に格納できるバイト長であｉＪ、ＤＡ
８Ｄ３−１〜３− ｍにもとづき決定されるものである
。そしてブロック１をＤＡ８Ｄ３−１に記入するように
割当て、ブロック２をＤＡＳＤ３−２に記入するように
割当て、以下同様にしてＤＡＳＤ３− ｓまでに順次１
ブロツクずつ格納するように割当てる。次にブロックｍ
＋ｌをＤＡ８Ｄ３−１に割当て、ブロック落＋２をＤＡ
ＳＤ３−２に割当て。
このようにしてブロックＮまでのすべてのブロックをＤ
ＡＳＤ３−１〜３− ｓに割当てる。そしてＤＡ８Ｄ３
−１〜３−ｍ毎に、その割当に応じてＣＣＷ１〜ＣＣＷ
ｒＩＬを作成する。したがってＤＡＳＤ３−１に対して
作成されたＣＣＷＩにはＤＡ８Ｄ３−１に対して記入す
べきブロック１．ブロックｍ＋、１・・・・・・の主記
憶領域における先頭アドレス、１ブロツクの転送バイト
長、ライトコマンド等が記入される。このようにしてＣ
ＣＷＩ−ＣＣＷｍが組立てられる。
ＡＳＤ３−１〜３− ｓに割当てる。そしてＤＡ８Ｄ３
−１〜３−ｍ毎に、その割当に応じてＣＣＷ１〜ＣＣＷ
ｒＩＬを作成する。したがってＤＡＳＤ３−１に対して
作成されたＣＣＷＩにはＤＡ８Ｄ３−１に対して記入す
べきブロック１．ブロックｍ＋、１・・・・・・の主記
憶領域における先頭アドレス、１ブロツクの転送バイト
長、ライトコマンド等が記入される。このようにしてＣ
ＣＷＩ−ＣＣＷｍが組立てられる。
なおこのＣＣＷの組立てに先立ち１％ＤＡ８Ｄ３−１〜
３−ｍに対し使用権を確立するためにホストに対してＤ
ＡＳＤのオープン処理を行い、各ＤＡ８Ｄ３−１〜３−
ｙｈの使用権を確立する。このとき各ＤＡＳＤ３−１
〜３ ＝ ｍに対するデータコントロールブロックを参
照し、それぞれのＤＡＳＤのどこからデータをセットし
てよいかというアクセス情報が得られる。
３−ｍに対し使用権を確立するためにホストに対してＤ
ＡＳＤのオープン処理を行い、各ＤＡ８Ｄ３−１〜３−
ｙｈの使用権を確立する。このとき各ＤＡＳＤ３−１
〜３ ＝ ｍに対するデータコントロールブロックを参
照し、それぞれのＤＡＳＤのどこからデータをセットし
てよいかというアクセス情報が得られる。
したがってこの各ＤＡ８Ｄ３−１〜３− ｍに関ｆるこ
のアクセス情報と前記ｃｃｗｉ〜ＣＣＷ ｍにもとづき
、それぞれ各ＤＡ８Ｄ３−１〜３− ｙｘ対応にＥＸＣ
Ｐが作成される。このＢＸＣＰにはリード、ライト等の
命令コード、ブロック１〜ｒＬの先頭アドレス、ＤＡＳ
Ｄ３−１〜３− ｍへのアクセス先アドレス、転送バイ
ト長等が含まれており、これが送出されることによりＤ
ＡＳＤ３−１〜３−謀に１ブロツクずつデータの転送が
行われる。モして１ブロツクの転送が終ると次のＥＸＣ
Ｐが送出され。
のアクセス情報と前記ｃｃｗｉ〜ＣＣＷ ｍにもとづき
、それぞれ各ＤＡ８Ｄ３−１〜３− ｙｘ対応にＥＸＣ
Ｐが作成される。このＢＸＣＰにはリード、ライト等の
命令コード、ブロック１〜ｒＬの先頭アドレス、ＤＡＳ
Ｄ３−１〜３− ｍへのアクセス先アドレス、転送バイ
ト長等が含まれており、これが送出されることによりＤ
ＡＳＤ３−１〜３−謀に１ブロツクずつデータの転送が
行われる。モして１ブロツクの転送が終ると次のＥＸＣ
Ｐが送出され。
ＤＡＳＤ３−１〜３−扉には２番目のブロックが転送さ
れることになる。
れることになる。
この場合、ＤＡＳＤ３−１．３−２・・・・・・に対す
るデータ転送は、第３図に示す如く、パラレル・ファイ
゛ル・アクセス制御部５がこれらのＤＡＳＤ３−１〜３
−３（第３図ではＤＡＳＤが３個の例を示す）に対して
並列的に行われることになる。
るデータ転送は、第３図に示す如く、パラレル・ファイ
゛ル・アクセス制御部５がこれらのＤＡＳＤ３−１〜３
−３（第３図ではＤＡＳＤが３個の例を示す）に対して
並列的に行われることになる。
次に本発明の一実施例を第４図〜第６図により必要（二
応じて地図を参照しつつ説明する。
応じて地図を参照しつつ説明する。
第４図においてコマンド作成部１２は上記ＣＣＷ１〜Ｃ
ＣＷｍ＋二よりＥＸＣＰを作成するものである。
ＣＷｍ＋二よりＥＸＣＰを作成するものである。
主記憶装置１０には、 ＤＡＳＤ１７−１〜１７−ｍ（
−転送すべきデータが格納されている。
−転送すべきデータが格納されている。
（１） 第５図に示す如く、いま主記憶装置１０のこ
の転送データをＤＡＳＤ１７−１〜１７−ｍに転送すべ
き入出力文（リード・ライト命°令及び転送データのア
ドレス、大きさが指示）がＣＰＵＩＩに伝達されると、
ＣＰＵ１１はこれを解析処理してそのＤＡＳＤ １７
１〜１７− ｒｎのブロック長の大きさく二この転送デ
ータ（データ項目）を分割してブロック１〜１Ｌを構成
する。そしてその転送データの先頭アドレスをもとじし
て （２）上記（１）で転送データがブロック１〜ルに分割
構成されるとき、ＤＡＳＤＩ ７−１〜１７−Ｉｎに対
するマルチオープン処理が行われ、各ＤＡＳＤ１７−１
〜１７−ｙｘに対するアクセス先アドレスが得られ、こ
れらがまたコマンド作成部１２に伝達される。
の転送データをＤＡＳＤ１７−１〜１７−ｍに転送すべ
き入出力文（リード・ライト命°令及び転送データのア
ドレス、大きさが指示）がＣＰＵＩＩに伝達されると、
ＣＰＵ１１はこれを解析処理してそのＤＡＳＤ １７
１〜１７− ｒｎのブロック長の大きさく二この転送デ
ータ（データ項目）を分割してブロック１〜１Ｌを構成
する。そしてその転送データの先頭アドレスをもとじし
て （２）上記（１）で転送データがブロック１〜ルに分割
構成されるとき、ＤＡＳＤＩ ７−１〜１７−Ｉｎに対
するマルチオープン処理が行われ、各ＤＡＳＤ１７−１
〜１７−ｙｘに対するアクセス先アドレスが得られ、こ
れらがまたコマンド作成部１２に伝達される。
（３） コマンド作成部１２は、この各ＤＡＳＤ１７
−１〜１７−ｍに対するアクセス先アドレスと、前記Ｃ
ＣＷ１〜ＣＣＷｒＩＬに示されたブロック１〜ルの先頭
アドレス及び実行命令コードにより、各ＤＡ８Ｄ１７−
１〜１７−ｔｘ毎にそれぞれＥＸＣＰ１〜ＥＸＣＰｍを
作成し、これをチャネル・プロセッサ１４に送出する。
−１〜１７−ｍに対するアクセス先アドレスと、前記Ｃ
ＣＷ１〜ＣＣＷｒＩＬに示されたブロック１〜ルの先頭
アドレス及び実行命令コードにより、各ＤＡ８Ｄ１７−
１〜１７−ｔｘ毎にそれぞれＥＸＣＰ１〜ＥＸＣＰｍを
作成し、これをチャネル・プロセッサ１４に送出する。
そして各ＤＡ８Ｄ１７−１〜１７−ｍの処理が同期を５
もって終了するよう（ニマルチＷＡＩＴを発行する。第
６図のの如く、前記ＢＸＣＰ１（＝は命令コマンド、１
回の、転送データ長の外に。
もって終了するよう（ニマルチＷＡＩＴを発行する。第
６図のの如く、前記ＢＸＣＰ１（＝は命令コマンド、１
回の、転送データ長の外に。
ＤＡＳＤＩ＋二対して転送されるブロックト・・Ｐ・・
・が記入されているので、このＥＸＣＰｌにダスト制御
装置１６−１はＤＡＳＤ１７−１に対し主記憶装置１０
よりブロックト・・Ｐ・・・を順次転送制御することが
でき、同様に他のダスト制御装置１６−２・・・１６−
隅もそれぞれの、ＢＸＣＰ２・・・Ｅ Ｘ ＣＰ ｓに
より主記憶装置１０よりそれぞれの、ＤＡＳＤ１７−２
・・・１７−ｍ ｌ＝転送すべきブロックを順次転送制
御することができる。この場合、ＥＸＣＰＩ〜ＥＸＣＰ
ｍを受けとった後は、各ダスト制御装置１６−１〜１６
−ｍは並列的に動作することになるので、主記憶装置１
０に用意された巨大な転送データは短時間でＤＡＳＤ１
７−１〜ｌ７−ｎＬに転送処理されることになる。
・が記入されているので、このＥＸＣＰｌにダスト制御
装置１６−１はＤＡＳＤ１７−１に対し主記憶装置１０
よりブロックト・・Ｐ・・・を順次転送制御することが
でき、同様に他のダスト制御装置１６−２・・・１６−
隅もそれぞれの、ＢＸＣＰ２・・・Ｅ Ｘ ＣＰ ｓに
より主記憶装置１０よりそれぞれの、ＤＡＳＤ１７−２
・・・１７−ｍ ｌ＝転送すべきブロックを順次転送制
御することができる。この場合、ＥＸＣＰＩ〜ＥＸＣＰ
ｍを受けとった後は、各ダスト制御装置１６−１〜１６
−ｍは並列的に動作することになるので、主記憶装置１
０に用意された巨大な転送データは短時間でＤＡＳＤ１
７−１〜ｌ７−ｎＬに転送処理されることになる。
もしも主記憶装置１６に用意された転送データが例えば
数１０Ｇバイトというような巨大なものではなく１通常
の大きさであり、従来と同様の方法で転送処理する方が
望ましい場合には、この装置を通常転送処理モードで動
作させればよい。その場合には、ＣＰＵＩＩより出力さ
れるＣＣＷはチャネルプロセッサ１４に送出されるので
、これにより例えば主記憶装置１０あ一部領域を入出力
バッファとして使用するような９通常の転送制御を行う
ことができる。
数１０Ｇバイトというような巨大なものではなく１通常
の大きさであり、従来と同様の方法で転送処理する方が
望ましい場合には、この装置を通常転送処理モードで動
作させればよい。その場合には、ＣＰＵＩＩより出力さ
れるＣＣＷはチャネルプロセッサ１４に送出されるので
、これにより例えば主記憶装置１０あ一部領域を入出力
バッファとして使用するような９通常の転送制御を行う
ことができる。
しかも本発明ではデータのスケジューリングをすること
ができるし、また装置を意識した形で。
ができるし、また装置を意識した形で。
つまり回転待ちをしないようにデータ長９発行タイミン
グ信号を出力することもできる。
グ信号を出力することもできる。
本発明によれば、巨大なデータを転送する場合に、入出
力装置のための入出力バッファを使用することなく、配
列データと入出力装置との間で直接に入出力を行うこと
、及び大量のデータを複数台の入出力装置（二対し並列
に処理することにより入出力処理の高速化を図ることが
できる。
力装置のための入出力バッファを使用することなく、配
列データと入出力装置との間で直接に入出力を行うこと
、及び大量のデータを複数台の入出力装置（二対し並列
に処理することにより入出力処理の高速化を図ることが
できる。
第１図は従来の配列データの入出力制御状態説明図、第
２図、第３図は本発明の詳細な説明図。 第４図は本発明の一実施例構成図、第５図はフローチャ
ート、第６図は本発明の動作説明図である。 図中、４−１〜４−寓はＣＣＷ作成部、５はパラレル・
ファイル・アクセス制御部、１０は主記憶装置、１１は
ＣＰＵ、１２はコマンド作成部。 １３はパ、ラレル・ファイル・アクセス制御部。 １４はチャネル・プロセッサ、１５＝１．１５−２はチ
ャネル、１６−１〜１６−溝はダスト制御部、１７−１
〜１７−ｍは直接アクセス記憶装置である。 特許出願人 富士通株式会社
２図、第３図は本発明の詳細な説明図。 第４図は本発明の一実施例構成図、第５図はフローチャ
ート、第６図は本発明の動作説明図である。 図中、４−１〜４−寓はＣＣＷ作成部、５はパラレル・
ファイル・アクセス制御部、１０は主記憶装置、１１は
ＣＰＵ、１２はコマンド作成部。 １３はパ、ラレル・ファイル・アクセス制御部。 １４はチャネル・プロセッサ、１５＝１．１５−２はチ
ャネル、１６−１〜１６−溝はダスト制御部、１７−１
〜１７−ｍは直接アクセス記憶装置である。 特許出願人 富士通株式会社
Claims (1)
- ・ 中央処理装置と主記憶装置と複数の直接アクセス記
憶装置を有するデータ処理装置において、コマンド作成
部と、並列処理制御部を設けるとともに、主記憶装置に
はデータを複数のブロックにて格納し、コマンド作成部
（二より入出力するデータの格納先とそのデータの収納
先を付与したコマンドを各直接アクセス記憶装置対応（
二作成し、該コマンド≦二もとづき上記並列処理制御部
（二より複数の直接アクセス記憶装置に対しデータを上
記ブロック（＝もとづき並列的に入出力制御を行うよう
にしたことを特徴とする高速入出力処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3990583A JPS59165165A (ja) | 1983-03-10 | 1983-03-10 | 高速入出力処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3990583A JPS59165165A (ja) | 1983-03-10 | 1983-03-10 | 高速入出力処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59165165A true JPS59165165A (ja) | 1984-09-18 |
| JPH0246967B2 JPH0246967B2 (ja) | 1990-10-18 |
Family
ID=12565969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3990583A Granted JPS59165165A (ja) | 1983-03-10 | 1983-03-10 | 高速入出力処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59165165A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61109132A (ja) * | 1984-11-01 | 1986-05-27 | Oki Electric Ind Co Ltd | 集合体磁気デイスク装置におけるアクセス方式 |
| JPH04322378A (ja) * | 1991-04-01 | 1992-11-12 | Xerox Corp | 複数のディスクを有する電子印刷システムのファイル記憶方法 |
| JPH06119279A (ja) * | 1992-10-02 | 1994-04-28 | Waaku Bitsuto:Kk | データ転送方法及び並列ストレージシステム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594054U (ja) * | 1982-06-25 | 1984-01-11 | 株式会社日立製作所 | ディジタルデータ処理装置 |
| JPS5936848A (ja) * | 1982-08-26 | 1984-02-29 | Panafacom Ltd | デ−タ収集処理方式 |
-
1983
- 1983-03-10 JP JP3990583A patent/JPS59165165A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594054U (ja) * | 1982-06-25 | 1984-01-11 | 株式会社日立製作所 | ディジタルデータ処理装置 |
| JPS5936848A (ja) * | 1982-08-26 | 1984-02-29 | Panafacom Ltd | デ−タ収集処理方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61109132A (ja) * | 1984-11-01 | 1986-05-27 | Oki Electric Ind Co Ltd | 集合体磁気デイスク装置におけるアクセス方式 |
| JPH04322378A (ja) * | 1991-04-01 | 1992-11-12 | Xerox Corp | 複数のディスクを有する電子印刷システムのファイル記憶方法 |
| JPH06119279A (ja) * | 1992-10-02 | 1994-04-28 | Waaku Bitsuto:Kk | データ転送方法及び並列ストレージシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0246967B2 (ja) | 1990-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301351A (en) | Data transfer control system between high speed main memory and input/output processor with a data mover | |
| JPS618785A (ja) | 記憶装置アクセス制御方式 | |
| JPS6054063A (ja) | デ−タ転送システム | |
| JPS59165165A (ja) | 高速入出力処理方式 | |
| CN118761900A (zh) | 一种自重构自演化ai芯片中的缓存结构及其芯片 | |
| JP2981711B2 (ja) | ディスク記憶装置 | |
| JPH1185413A (ja) | 記録装置 | |
| JPH08106443A (ja) | データ処理システム及び並列コンピュータ | |
| JPH0225958A (ja) | 高速データ転送システム | |
| JPS61150055A (ja) | Ｄｍａデ−タ転送方式 | |
| JPH069036B2 (ja) | 入出力制御装置 | |
| JP3456234B2 (ja) | ターゲット装置 | |
| JPS5810228A (ja) | 入出力処理装置 | |
| JPH05334012A (ja) | 大容量化ディスク制御装置 | |
| JPH0235515A (ja) | バス管理方法 | |
| JPS6057095B2 (ja) | 記憶装置 | |
| JPS6194167A (ja) | 周辺制御装置 | |
| JPS6280754A (ja) | メモリアクセス制御装置 | |
| JPH0199141A (ja) | 共用拡張記憶制御方法 | |
| JPS61272853A (ja) | デ−タ転送方式 | |
| JPH04370823A (ja) | ディスクアレイ装置の動作モード設定方式 | |
| JPS61285566A (ja) | 入出力制御装置 | |
| JPH1091575A (ja) | ディジタル映像蓄積サーバ及びそのデータ転送方法 | |
| JPH0477877A (ja) | 図形表示処理方式 | |
| JPH0235516A (ja) | 光ディスク処理装置 |