JPS5936848A - デ−タ収集処理方式 - Google Patents
デ−タ収集処理方式Info
- Publication number
- JPS5936848A JPS5936848A JP14798282A JP14798282A JPS5936848A JP S5936848 A JPS5936848 A JP S5936848A JP 14798282 A JP14798282 A JP 14798282A JP 14798282 A JP14798282 A JP 14798282A JP S5936848 A JPS5936848 A JP S5936848A
- Authority
- JP
- Japan
- Prior art keywords
- data
- general
- external
- input
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明ｄ、データ収集処理方式に関し、特に、高速／大
容駿のリアルタイムデータをσを用コンピュータで収集
する方式に関する。
容駿のリアルタイムデータをσを用コンピュータで収集
する方式に関する。
（ロ）従来技術と問題点
ミニコンピユータ等の汎用コンピュータにおいては、ユ
ーリ“−によって使用可能な汎用バスが？Ａ数本疾備さ
れる構成を有するものがちる。この場合、ユーザー装置
けこの汎用バスに接続され、例えば、１〜２ＭＢ／Ｓの
速度でデータ転送全行なうよう構成される。ところで、
一部のユーν“−にとっては、さらに高速のデータ転送
（高速データ双環）全行ないたい場合がある。そのよう
な場合には、上記汎用バスとは別に、例えば、６ＭＢ／
Ｓ稈１１ｔｉの１．°ｌ用高・５社パスを設置し゛Ｃ対
処［ることになるわけであるが、このような高速バスは
線長制限、他装置との国ＡＡ二件、速度限界等の而でバ
スの汎用性が夫わｔするという問題点かあっｌと、。
ーリ“−によって使用可能な汎用バスが？Ａ数本疾備さ
れる構成を有するものがちる。この場合、ユーザー装置
けこの汎用バスに接続され、例えば、１〜２ＭＢ／Ｓの
速度でデータ転送全行なうよう構成される。ところで、
一部のユーν“−にとっては、さらに高速のデータ転送
（高速データ双環）全行ないたい場合がある。そのよう
な場合には、上記汎用バスとは別に、例えば、６ＭＢ／
Ｓ稈１１ｔｉの１．°ｌ用高・５社パスを設置し゛Ｃ対
処［ることになるわけであるが、このような高速バスは
線長制限、他装置との国ＡＡ二件、速度限界等の而でバ
スの汎用性が夫わｔするという問題点かあっｌと、。
（〕９ 発明の目的
本発す旧；ｔ、Ｉ：詔問題点金解決し ｌ＋Ｖ、用高速
バスケ祈１（貨することなく高速データ転送金【ｊｆ能
とすることケ目的としＣいる。
バスケ祈１（貨することなく高速データ転送金【ｊｆ能
とすることケ目的としＣいる。
に）発明の構成
Ｆ記目的を達成するために本発明は、中央処理装置と、
主記憶内儀′と、チマネルを介して外部記憶内置が接続
される複数本の汎用バスとを含み、−に記汎用パスはＬ
起生記憶Ｒ１ｆｔとの間での直接メモリアクセス制御お
よびチャネル間転送が可能なように構成さハてなるデー
タ処ＤＩ！システムにおいで、上訴ｉ抜故の汎用バスの
すべてまたｄ：その中の少々くとも１部分の抱数の汎用
バスに接続されるデータ取込分配Ｆ？＝＋ｔｔ、ケもう
け、該データ取込分配因閾、は、接続さＪ’ｌる汎用バ
ス対応にデータ・バッファ手段をそなえるとともに、外
部入力データを取込むデータ取込部、取込まれ４ニデー
タケ各データ・バッファ手段に分配するデータ分配部を
そなえ、外部入力データ全上記データ・バッファ手段を
介して各汎用バスに分配して送出し、各θ（、用バスに
接続された上記外部記憶湊圓に分散して格納するよう構
成したことを特徴とする。
主記憶内儀′と、チマネルを介して外部記憶内置が接続
される複数本の汎用バスとを含み、−に記汎用パスはＬ
起生記憶Ｒ１ｆｔとの間での直接メモリアクセス制御お
よびチャネル間転送が可能なように構成さハてなるデー
タ処ＤＩ！システムにおいで、上訴ｉ抜故の汎用バスの
すべてまたｄ：その中の少々くとも１部分の抱数の汎用
バスに接続されるデータ取込分配Ｆ？＝＋ｔｔ、ケもう
け、該データ取込分配因閾、は、接続さＪ’ｌる汎用バ
ス対応にデータ・バッファ手段をそなえるとともに、外
部入力データを取込むデータ取込部、取込まれ４ニデー
タケ各データ・バッファ手段に分配するデータ分配部を
そなえ、外部入力データ全上記データ・バッファ手段を
介して各汎用バスに分配して送出し、各θ（、用バスに
接続された上記外部記憶湊圓に分散して格納するよう構
成したことを特徴とする。
（ホ）発明の実施例
図は本発明による実施例のブロック図であり、図中、Ｉ
Ｉ′ｉ中央処理爬置Ｃ装Ｕ、２は主記憶￥置Ｍ１ｉｉＭ
、３はメモリ／バス制御部、４−１〜４−ｎは汎用バス
、５−１〜５−ｎおよび６はチャネルＣＨ，’ｌ−１〜
’７−ｎおよび８は磁気ディスク湊置、９はデータ取込
分配装置、１０はレジスタ、１１１よバッファメモリ、
１２ｉよデータ分配部、１３はデータ取込部、１４は外
部データ入力線である。
Ｉ′ｉ中央処理爬置Ｃ装Ｕ、２は主記憶￥置Ｍ１ｉｉＭ
、３はメモリ／バス制御部、４−１〜４−ｎは汎用バス
、５−１〜５−ｎおよび６はチャネルＣＨ，’ｌ−１〜
’７−ｎおよび８は磁気ディスク湊置、９はデータ取込
分配装置、１０はレジスタ、１１１よバッファメモリ、
１２ｉよデータ分配部、１３はデータ取込部、１４は外
部データ入力線である。
メモリ／バス制御部３には、図示しない内部バスがイｒ
在し、この内部バスに、中央処理爬ｌ１ＩＬ１、主記憶
装置２が接続されるとともに、さらに各汎用バス４−１
〜４−ｎがそれぞれ図示しないパスアタグタ全弁しにの
内部バスに接続されるよう構成されている１゜ 中央処理直置１、主記憶直置２、メモリ／バスＶＩ１１
１商１部３、汎用バス４−１〜４− ｎ 、チャネル５
−１〜５−ｎ１磁気ディスク榛置７−１〜’７−ｎから
なるンスデム構成は、従来から良く知られているノステ
ノ・構成例である。
在し、この内部バスに、中央処理爬ｌ１ＩＬ１、主記憶
装置２が接続されるとともに、さらに各汎用バス４−１
〜４−ｎがそれぞれ図示しないパスアタグタ全弁しにの
内部バスに接続されるよう構成されている１゜ 中央処理直置１、主記憶直置２、メモリ／バスＶＩ１１
１商１部３、汎用バス４−１〜４− ｎ 、チャネル５
−１〜５−ｎ１磁気ディスク榛置７−１〜’７−ｎから
なるンスデム構成は、従来から良く知られているノステ
ノ・構成例である。
本発明は、新たにデータ取込分配装置９をもうけ、この
データ取込分配ＩＩＩ ９ ｋ各汎用バスに接続するよ
うにしたものである。データ取込分配湊置９には各汎用
バスに対応してそれぞれバッファメモリ（Ｂ、ｌＩ″、
〜ＢＦｎ）がもうけられており、さらにこの各バッファ
メモリの内容を読出して各汎用バスに送出するためのレ
ジスタ（’ｒｏ−ｒｎ）がもう１らノ′じ〔いる。
データ取込分配ＩＩＩ ９ ｋ各汎用バスに接続するよ
うにしたものである。データ取込分配湊置９には各汎用
バスに対応してそれぞれバッファメモリ（Ｂ、ｌＩ″、
〜ＢＦｎ）がもうけられており、さらにこの各バッファ
メモリの内容を読出して各汎用バスに送出するためのレ
ジスタ（’ｒｏ−ｒｎ）がもう１らノ′じ〔いる。
実施例において、１例として、外部データ入力線１４か
ら入力されてくるリアルタイムデータの速度は１−１９
十ＭＢ、／Ｓ、 リアルタイムデータの容置は数ＭＢ
〜数白Ｍ、Ｂ（連続）、各々の汎用バス４−１〜４−
ｎの速度は１〜数ＭＢ／Ｓ、汎用ディスク°１−１〜’
Ｉ −ｎの速度は１〜２ＭＢ／Ｅｌ程度の値を有してい
る。
ら入力されてくるリアルタイムデータの速度は１−１９
十ＭＢ、／Ｓ、 リアルタイムデータの容置は数ＭＢ
〜数白Ｍ、Ｂ（連続）、各々の汎用バス４−１〜４−
ｎの速度は１〜数ＭＢ／Ｓ、汎用ディスク°１−１〜’
Ｉ −ｎの速度は１〜２ＭＢ／Ｅｌ程度の値を有してい
る。
実施例の動作は以下の通りである。外部データ入力線１
４から入力されてくる高速、大月のデータは、データ取
込部１３によって取込まれた後、データ分配部１２へ送
られる。なお、データ取込部１３は、図示しない外部湊
置との間のインタフェース制御等全実行する回路部であ
る。
４から入力されてくる高速、大月のデータは、データ取
込部１３によって取込まれた後、データ分配部１２へ送
られる。なお、データ取込部１３は、図示しない外部湊
置との間のインタフェース制御等全実行する回路部であ
る。
次に、データ分配部１２は、入力されてきたデータを、
バッファメモリ１１内の各個別ノくツファＢＦ、〜ＢＦ
ｎへ順番にザイクリックに格納してゆく。
バッファメモリ１１内の各個別ノくツファＢＦ、〜ＢＦ
ｎへ順番にザイクリックに格納してゆく。
そして、このときバッファメモリ１１においては、デー
タ分配部１２側からの１−夕格納動作と併行して、レジ
スタ１０内の各個別レジスタｒＯ”−’ｒｎへのデータ
読出し処理が行なわれろうこの読出し処理においては、
バッファメモリ１１内の古いデータからノ幀に取出され
ることは首うまでもない。
タ分配部１２側からの１−夕格納動作と併行して、レジ
スタ１０内の各個別レジスタｒＯ”−’ｒｎへのデータ
読出し処理が行なわれろうこの読出し処理においては、
バッファメモリ１１内の古いデータからノ幀に取出され
ることは首うまでもない。
レジスタ１０に取出された一定学位毎のデータは、中央
処理ｉｊ＃ｊｌの制御のもとに、谷汎用・くス４−１〜
４− ｎへ読出され、それぞれの汎用ノ（スに接続され
ているチャネル５−１〜５−ｎ’ｉ介して、磁気ライス
フ装置ツー１〜７−ｆｉへ格納されてゆく。
処理ｉｊ＃ｊｌの制御のもとに、谷汎用・くス４−１〜
４− ｎへ読出され、それぞれの汎用ノ（スに接続され
ているチャネル５−１〜５−ｎ’ｉ介して、磁気ライス
フ装置ツー１〜７−ｆｉへ格納されてゆく。
バッファメモリ１１の容置は、外部から入力されでくる
リアルタイムデータの速度、容量と、汎用データ処理ン
スデノ・側の汎用バス、磁気ディスクの速度とのかね薩
いで決定され、入力データのオーバーランが生じないよ
う構成されている。
リアルタイムデータの速度、容量と、汎用データ処理ン
スデノ・側の汎用バス、磁気ディスクの速度とのかね薩
いで決定され、入力データのオーバーランが生じないよ
う構成されている。
このようにしで、各々の磁気ディスク１１−１〜７−Ｔ
）に分散収集されたデータは、その収染動作ｅ７後に、
主として中央処理ｆｆ１ｆｆｔｌのソフトウェア制御に
より、」個の大容敏磁気ディスク装置８１ニへ発生フー
タ順に再合成されろうなお、各汎用バス４−１〜４−ｎ
は、主記憶裟１６２との間での面接メモリアクセス制御
（ＤＭＡ）およびチャネル間転送が可能なように構成さ
れており、！ｉた、磁気ブイスフ装置８の容Ｍは、各磁
気ディスク内置７−１〜’ｉ’−ｎの容ｔＷの和よりも
大きく１没定され′Ｃいるので、上記したデータの再合
成はスムーズに行なうことができる。
）に分散収集されたデータは、その収染動作ｅ７後に、
主として中央処理ｆｆ１ｆｆｔｌのソフトウェア制御に
より、」個の大容敏磁気ディスク装置８１ニへ発生フー
タ順に再合成されろうなお、各汎用バス４−１〜４−ｎ
は、主記憶裟１６２との間での面接メモリアクセス制御
（ＤＭＡ）およびチャネル間転送が可能なように構成さ
れており、！ｉた、磁気ブイスフ装置８の容Ｍは、各磁
気ディスク内置７−１〜’ｉ’−ｎの容ｔＷの和よりも
大きく１没定され′Ｃいるので、上記したデータの再合
成はスムーズに行なうことができる。
上記実施例においては、すべての汎用バスに、データ取
込分配装置からデータを送りこむようにしたが、本発明
はこれに限定されるものではなく、データ取込分配湊置
を１部分の複数の汎用バスにのみ接続する方式を採るこ
とも可能である。
込分配装置からデータを送りこむようにしたが、本発明
はこれに限定されるものではなく、データ取込分配湊置
を１部分の複数の汎用バスにのみ接続する方式を採るこ
とも可能である。
（へ）発明の効果
本発明によれば、高速／大容穢のデータを収集する動台
に、専用高速バスや高速ディスク等を必要とせず、単に
、入力データの速度／谷敞に見合って汎用バスと汎用デ
ィスクを増設する方法金採ることができ、システムの拡
張性に優れているという効果をもたらすことができる。
に、専用高速バスや高速ディスク等を必要とせず、単に
、入力データの速度／谷敞に見合って汎用バスと汎用デ
ィスクを増設する方法金採ることができ、システムの拡
張性に優れているという効果をもたらすことができる。
図は本発明による実施例のデータ処理システムのブロッ
ク図である。 図中、１は中央処理湊ｆＯＰＵ％２は主記憶榛［ＭｇＭ
、３はメモリ／バス制御部、４−１〜４−ｎハ１７１Ｊ
ｆＪバス、５−ｊ〜５−ｎおよび６はチャネルＣＨＸ７
−１〜７−ｎおよび８は磁気ディスク装置、９はデータ
取込分配装置、１０はレジスタ、１１はバッファメモリ
、１２はデータ分配部、１３はデータ取込部、１４は外
部データ入力線である。
ク図である。 図中、１は中央処理湊ｆＯＰＵ％２は主記憶榛［ＭｇＭ
、３はメモリ／バス制御部、４−１〜４−ｎハ１７１Ｊ
ｆＪバス、５−ｊ〜５−ｎおよび６はチャネルＣＨＸ７
−１〜７−ｎおよび８は磁気ディスク装置、９はデータ
取込分配装置、１０はレジスタ、１１はバッファメモリ
、１２はデータ分配部、１３はデータ取込部、１４は外
部データ入力線である。
Claims (2)
- （１） 中央処理内置と、主記憶装置と、チャネル全
弁して外部記憶装置が接続される複数本の汎用バスとを
庁み、ト記汎用バスは上記主記憶装置との間での直接メ
モリアクセス制御およびチャネル間転送が可能なように
構成されてなるデータ処理システムにおいて、上記複数
の汎用バスのすべてまたはその中の少なくとも１部分の
複数の汎用バスに接続されるデータ敗込分配湊漿金もう
け、該データ取込分配装置は、接続される汎用バス対応
にデータ・バッファ手段をそなえるとともに、外部入力
データを取込むデータ取込部、取込まれたデータを各デ
ータ・バッファ手段に分配するデータ分配部分ｔなえ、
外部入力データを上記データ・バッファ手段全弁して各
汎用バスに分配して送出し、各汎用バスに接続された上
記外部ｈ１３憶爬置に分散して格納するよう構成したこ
とを特徴とするデータ収集処理方式。 - （２）上記複数の外部記憶装置に分散しで格納された入
力データを再合成するための別の外部記憶装置を上記い
ずれかの汎用バスに接続したことを特徴とする特許請求
の範囲第（１）項記載のデータ収集処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14798282A JPS5936848A (ja) | 1982-08-26 | 1982-08-26 | デ−タ収集処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14798282A JPS5936848A (ja) | 1982-08-26 | 1982-08-26 | デ−タ収集処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5936848A true JPS5936848A (ja) | 1984-02-29 |
| JPH0127458B2 JPH0127458B2 (ja) | 1989-05-29 |
Family
ID=15442489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14798282A Granted JPS5936848A (ja) | 1982-08-26 | 1982-08-26 | デ−タ収集処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936848A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59165165A (ja) * | 1983-03-10 | 1984-09-18 | Fujitsu Ltd | 高速入出力処理方式 |
-
1982
- 1982-08-26 JP JP14798282A patent/JPS5936848A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59165165A (ja) * | 1983-03-10 | 1984-09-18 | Fujitsu Ltd | 高速入出力処理方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0127458B2 (ja) | 1989-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5978872A (en) | Method and system for concurrent computer transaction processing | |
| CN114090495A (zh) | 数据处理的方法、网卡和服务器 | |
| JPS5936848A (ja) | デ−タ収集処理方式 | |
| CN112035398A (zh) | 一种系统级芯片SoC及适用于SoC的数据处理方法 | |
| US7254667B2 (en) | Data transfer between an external data source and a memory associated with a data processor | |
| CN210804421U (zh) | 一种服务器系统 | |
| CN110991838A (zh) | 通信运营商的竞争力指数的确定方法及装置 | |
| JPS63192150A (ja) | デ−タ転送緩衝装置 | |
| JPH0554136B2 (ja) | ||
| JPS62184559A (ja) | デ−タ処理システム | |
| JP2588932B2 (ja) | ソート処理装置 | |
| SU809191A1 (ru) | Устройство дл обработки данных | |
| JPS63168761A (ja) | 並列処理系構成方式 | |
| JPS63192151A (ja) | デ−タ転送緩衝装置 | |
| Kugel et al. | A RobIn Prototype for a PCI-Bus based ATLAS Readout-System | |
| JPH02294755A (ja) | データ処理装置 | |
| JPS6237859B2 (ja) | ||
| JPS63200284A (ja) | 高速デ−タ収集装置 | |
| JPS6022264A (ja) | デ−タ処理装置 | |
| JPH0410050A (ja) | 計算機システム | |
| CN115660238A (zh) | 一种规划轨迹的评估方法和装置 | |
| CN109975883A (zh) | 地面磁日变仪数据的自动收录装置 | |
| JPS6285369A (ja) | プロセツサ間のデ−タ転送方式 | |
| Stanzel et al. | MADAME-A Million Channel Analyser for Data Acqusition of Mulitiparameter Events | |
| Maruyama et al. | Architecture of a parallel machine: Cenju‐3 |