JPH0828521B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＭＩＳ（金属ー絶縁物ー
半導体）トランジスタアレイを用いたディスプレイのた
めの液晶表示装置に関するものである。

【０００２】

【従来の技術】従来アクティブ・マトリックスを用いた
ディスプレイパネルはダイナミック方式に比しそのマト
リックスサイズを非常に大きくでき、大型かつドット数
の大きなパネルを実現可能な方式として注目を浴びてい
る。特に液晶のような受光型素子ではダイナミック方式
での駆動デューティは限界があり、テレビ表示等にはア
クティブ・マトリックスの応用が考えられている。図１
は従来のアクティブ・マトリックスの１セルを示してい
る。アドレス線Ｘがトランジスタ２のゲートに入力され
ており、トランジスタをＯＮさせてデータ線Ｙの信号を
保持用コンデンサ３に電荷として蓄積させる。再びデー
タを書き込むまで、このコンデンサ３により保持され、
同時に液晶４を駆動する。ここでＶＣは共通電極信号で
ある。液晶のリークは非常に少ないので、短時間の電荷
の保持には十分である。ここのトランジスタとコンデン
サ１の製造は通常のＩＣのプロセスと全く同じである。
図２は図１のセルをシリコンゲートプロセスにより作成
した例である。単結晶シリコンウェハ上にトランジスタ
１０とコンデンサ１１が構成される。アドレス線Ｘとコ
ンデンサの上電極１１は多結晶シリコン（ポリシリコ
ン）で、又データ線Ｙと液晶駆動電極１３はＡｌででき
ており、コンタクトホール７、８、９により、基板とＡ
ｌ，ポリシリコンとＡｌが夫々接続される。

【０００３】

【発明が解決しようとする課題】この種の通常のＩＣプ
ロセスに従ったマトリックス基板は次の大きな欠点をも
つ。

【０００４】１つはマトリックス基板の製造プロセスが
ＩＣと同一のため、プロセスが複雑であり工程コストが
高いと同時に基板シリコンとの接合リークによる歩留低
下が発生し、総コストが高い。特にシリコン基板とソー
ス・ドレインとなる拡散層との接合部には、単結晶中の
結晶欠陥にかなり左右され通常のセルではこのリーク電
流を１００ＰＡ以下にしなければならず、この構造では
数万個のセル全てのリークを押さえることはむずかし
い。ここで、発生する接合リークはコンデンサ３に蓄積
された電荷を放電し、コントラストを低下させる。

【０００５】２つにはＡｌ電極のすきまからシリコン基
板に入射した光は、電子ー正孔対を生成し拡散して光電
流を生じてコンデンサ３の電荷を放電してしまいコント
ラストが低下する。

【０００６】

【課題を解決するための手段】本発明の目的はこの欠点
を改善する方式を提供するものであり、一対の基板間に
液晶が封入され、該基板の一方の基板上には、マトリッ
クス状に配列された画素電極、シリコン薄膜からなるソ
ース・ドレイン領域を有し且つ該画素電極に接続されて
なる薄膜トランジスタ、該薄膜トランジスタのソース領
域にデータ信号を供給してなるデータ線、該トランジス
タのゲート電極にゲート信号を供給してなるゲート線を
有し、該ソース領域及び該ドレイン領域は該ゲート電極
をマスクとして不純物を導入することにより形成されて
なる液晶表示装置において、該ソース線は該薄膜トラン
ジスタの該ソース領域と同一の材料で同時に形成されて
なり、該ソース領域及び該ドレイン領域の不純物の拡散
の横方向の広がり幅Ｘに対して該ゲート線と該ソース線
の交差部のゲート線の線幅は２Ｘ以下であり、該トラン
ジスタの該ゲート電極の幅は２Ｘ以上であることを特徴
とする液晶表示装置。

【０００７】

【実施例】本発明の構成はガラス、石英、又はシリコン
ウェハ上にシリコン薄膜をチャネルとする薄膜トランジ
スタを構成するものであって以下具体例にそって説明す
る。 図３は本発明に用いたマトリックスセルを示すも
のであり、図１の従来とは、容量１８のＧＮＤ配線を新
たに設けること、又は液晶の容量が十分大きいと、それ
を電荷保持容量として用いるので電荷保持用の容量１８
とＧＮＤ配線を省略することができ、この場合でも基本
的なデータの書き込み、保持は同じである。この場合の
ＧＮＤ電位は一定のバイアス電圧を意味しバイアスレベ
ル、又は信号レベルは問わない。又表示データの入力を
データ線Ｙがサンプルホールドする容量として、データ
線ＹとＧＮＤラインの間の容量２１、又はアドレス線Ｘ
との間の容量２２を利用する。

【０００８】図４に本発明に用いる液晶駆動のための１
セル４０の図面を示す。ゲート線４７とＧＮＤ線４２は
同一の導電性薄膜、データ線４５、トランジスタ部のチ
ャネル４６は半導体薄膜よりなる。又コンデンサ４９を
形成するために透明駆動電極４４をつける前に誘電体膜
を全面につける。コンタクト・ホール４３はこの誘電体
膜を開口して電極４４とトランジスタとのコンタクトを
とる。この時シリコン薄膜のソース・ドレイン、配線等
の低抵抗層形成のための不純物注入は工程簡略のため導
電性薄膜（例えば金属、結果として不純物注入されるシ
リコン膜等の材料を用いる）をマスクとしてゲートセル
フアラインの方式でトランジスタのソース、ドレインの
拡散領域を形成する。しかしこのままだと図４の半導体
薄膜と導電性薄膜の交点４７、４８はトランジスタ４６
と同様にトランジスタが形成されてしまい、データ線４
５は交点４７と４８で切れてしまう。

【０００９】さらに図６（イ）〜（ハ）にゲート電極が
下、チャネル部が上の逆転形状の薄膜トランジスタにお
いて本発明のセルフアライン技術を用いた他の実施例の
製造方法を示す。同図（イ）において、透明基板６０上
に不透明な導電性薄膜を形成後パターニングし、ゲート
電極６１を形成する。さらに、このゲート電極６１上に
酸化膜等の絶縁膜６２を形成する。次に、同図（ロ）に
おいて、この絶縁膜６２上にシリコン薄膜６３を形成
し、このシリコン薄膜６３上にポジレジスト６４を塗布
する。さらに、透明基板６０の裏側より全面露光６５を
行い現像する。こうして、ゲート電極６１の真上にはゲ
ート電極の形状のポジレジストが残留する。さらに、同
図（ハ）に示すゲートセルフアラインの方式でトランジ
スタのソース、ドレインの拡散領域６６を形成する。

【００１０】本発明はこのようなゲートセルフアライン
方式による工程簡略化による欠点を、次のようにして補
う。すなわち、図４を用いて説明すると半導体薄膜にク
ロスする導電性薄膜の幅（トランジスタ４６ではＷ1、
交点４７ではＷ2、交点４８でＷ3）をトランジスタ部は
交点部より長くとることによる。さらに、図６の実施例
を用いて詳しく説明すると、図６（ロ）において不純物
はゲート電極６６をマスクにドープされる際、必ず横方
向にもＸだけ入るため、トランジスタ部のゲートの幅は
２Ｘ以上とし、半導体薄膜と導電性薄膜の交差部の導電
性薄膜の幅を２Ｘ以下にする。例えば多結晶シリコンで
は１０００℃、１ＨでリンＰは５μｍも侵入する。従っ
て、交差部は導電性薄膜の幅を６〜８μｍ、トランジス
タ部は２０μｍに設定すると、ゲートセルフアラインを
行ってもトランジスタはソースとドレインが分離され、
又交差部は拡散の広がりにより、トランジスタで言えば
ソース・ドレインがショートされ、配線は切れることが
ない。

【００１１】図５は図４における本発明の断面を示して
いる。Ａ−Ｂはトランジスタ断面、ＣーＤ、Ｃ’−Ｄ’
は交差部の断面である。透明基板５０上に半導体薄膜部
５１、５２、５３、５４を形成後、ゲート絶縁膜５５を
形成し更に導電性薄膜によりゲート電極５６、配線５６
を形成後、これらの導電性薄膜をマスクに半導体薄膜へ
不純物ドープを行なう。この後誘電体膜５７をつけてコ
ンタクトホールを開口後透明駆動電極５８を形成する。
この結果、トランジスタはチャネル５２が形成され、又
配線部は拡散部分５４がショートして本来の配線機能を
なす。

【００１２】図７はこれを更に保持用コンデンサ部に応
用した例である。セル７０はゲート線７１、データ線７
２、コンタクト・ホール７３、ＧＮＤライン７４、交点
７５、７６、コンデンサ７７、トランジスタ７８、液晶
駆動電極７９からできている。この場合のコンデンサは
半導体薄膜と導電性薄膜の間のゲート絶縁膜を誘電体膜
として形成される。しかし、通常の如く大きなベタの電
極でコンデンサを形成すると、ゲートセルフアラインに
より不純物が半導体膜にドープされずに、コンデンサの
直列に非常に高い抵抗が入ったと同じになり、電荷保持
の役割をしない。従って、これを逃れるためにコンデン
サの電極となる導電性薄膜を、トランジスタのチャネル
長（Ｗ1）より短い幅の櫛状にする。この結果櫛目と櫛
目の間から不純物が横方向に拡散し、下部で各々が短絡
することにより、コンデンサの半導体膜の抵抗を下げる
ことができる。

【００１３】図８は図７ＥＦでの判断を示す。基板８０
上にシリコン薄膜を形成し、パターニングの後にゲート
酸化膜８５及びコンデンサの誘電体膜８６を形成後、ゲ
ート電極及びコンデンサの電極となる導電性薄膜（金属
膜シリコン薄膜）をつけてゲート電極８７、コンデンサ
電極８８を形成する。この後導電性薄膜をマスクに半導
体薄膜に不純物をドープする。この時トランジスタ部は
導電性薄膜即ちゲート電極の幅が広いのでソース・ドレ
イン８２、８３と不純物の入らないチャネル８１が形成
されて、トランジスタとなる。一方コンデンサは導電性
薄膜８８の幅がトランジスタ部より狭いので、不純物が
横方向に拡散して短絡し、この結果、低抵抗の半導体電
極８４が形成される。この後に絶縁膜８９をつけて、コ
ンタクト部９１を開口し、この後駆動電極９０を形成す
る。

【００１４】本発明は前述のように、半導体薄膜と、半
導体金属等の導電性薄膜よりなるアクティブ・マトリッ
クス基板において、半導体薄膜と導電性薄膜の交差部分
における導電性薄膜の幅を、トランジスタ部より狭くす
ることにより、工程の簡略化を可能にするものである。
特にこの場合拡散の横広がりＸに対し、トランジスタで
は２Ｘ以上、交差部コンデンサ部では２Ｘ以下にする。

【００１５】

【発明の効果】本発明は透明基板上に半導体薄膜による
薄膜トランジスタを有するアクティブマトリックスを提
供するものであり、従来に比して次の利点がある。

【００１６】製造プロセスが簡単で、従来のバルクシリ
コンタイプでは６回のフォトエッチング工程を必要とし
たが、本発明の方式では３回でよく、工程コストが安い
と共に、バルクシリコンの如くにＰーＮ接合断面積が非
常に少なく従って接合リークがわずかであり歩留の向上
が望める。又、上方から入射した光は９０％以上通過
し、又シリコン薄膜中のキャリアの拡散長も短かいの
で、光電流はほとんど発生せず、光に対するリーク電流
は１万ルックスの下でも１０ＰＡ以下となり、光の入射
による表示像の消滅は防ぐことができた。

【００１７】更に透明基板に透明液晶駆動を用いると、
最もコントラストの高いＦＥタイプの液晶を用いること
ができ、画面の明るさも向上し、表示品質を飛躍的に改
善できる。

【００１８】同時に基板にガラスやそれに準ずる材料を
用いるとパネルの組立が容易となり従来のバルクシリコ
ンタイプに対し、組立歩留が向上し、又工程が簡単にな
る。

【図面の簡単な説明】

【図１】 従来のアクティブマトリックスに用いたセル
の回路図である。

【図２】 バルクシリコンを用いたセルの平面図であ
る。

【図３】 本発明のセル図である。

【図４】 本発明によるアクティブ・マトリックスの平
面図である。

【図５】 本発明によるアクティブ・マトリックスの断
面図である。

【図６】 （イ）（ロ）（ハ）は本発明の他の実施例の
薄膜トランジスタの形成方法を示す図である。

【図７】 本発明を応用した実施例の平面図である。

【図８】 本発明を応用した実施例の断面図である。

【符号の説明】

１１・・・・・・・・・・・・・・・・・・コンデンサ
３の上部電極 １０・・・・・・・・・・・・・・・・・・ポリシリコ
ンゲート ７、８、９・・・・・・・・・・・・・・・コンタクト
ホール １３・・・・・・・・・・・・・・・・・・Ａｌの駆動
電極 １５・・・・・・・・・・・・・・・・・・薄膜トラン
ジスタ ４１、７１・・・・・・・・・・・・・・・ゲート線 ４５、７２・・・・・・・・・・・・・・・データ線 ４６、７８・・・・・・・・・・・・・・・トランジス
タ ４９、７７・・・・・・・・・・・・・・・コンデンサ ４３・・・・・・・・・・・・・・・・・・コンタクト
ホール ４４、５８、７９、９０・・・・・・・・・駆動電極 ５５、８５・・・・・・・・・・・・・・・ゲート絶縁
膜 ５３、６７、８１・・・・・・・・・・・・トランジス
タのチャネル

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ａ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 一対の基板間に液晶が封入され、該基板
   の一方の基板上には、マトリックス状に配列された画素
   電極、シリコン薄膜からなるソース・ドレイン領域を有
   し且つ該画素電極に接続されてなる薄膜トランジスタ、
   該薄膜トランジスタのソース領域にデータ信号を供給し
   てなるデータ線、該トランジスタのゲート電極にゲート
   信号を供給してなるゲート線を有し、該ソース領域及び
   該ドレイン領域は該ゲート電極をマスクとして不純物を
   導入することにより形成されてなる液晶表示装置におい
   て、 該ソース線は該薄膜トランジスタの該ソース領域と同一
   の材料で同時に形成されてなり、該ソース領域及び該ド
   レイン領域の不純物の拡散の横方向の広がり幅Ｘに対し
   て該ゲート線と該ソース線の交差部のゲート線の線幅は
   ２Ｘ以下であり 、該トランジスタの該ゲート電極の幅は
   ２Ｘ以上であることを特徴とする液晶表示装置。