JPH0223635A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はＦＭ／ＡＭチューナ等、信号周波数や信号レベ
ルが異る回路ブロックを同一半導体基板上に形成した半
導体集積回路に関する。

（ロ）従来の技術 ＴＶチューナ、ＦＭ／ＡＭチューナ等の電子機器は、Ｒ
Ｆ　（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）信号からオー
ディオ信号を取出す為、機能毎に分割した各回路ブロッ
クの取扱う信号の周波数が異る場合が多い。例えば日本
国内向けのＦＭチューナだけでも、ＲＦ倍信号７６〜９
０ＭＨｚ、中間周波数信号は１０．７ＭＨｚ、そして２
０〜２００００Ｈｚのオーディオ信号と、２０Ｈｚ〜９
０ＭＨｚの広範囲の信号を取扱うことになる。

上記ＦＭ／ＡＭチューナの一例を第７図に示す。同図に
おいて、（１）はＦＭ放送を選局しその受信周波数信号
と局部発振回路（２）の発振周波数信号とを混合回路（
３）で混合することにより中間周波数に周波数変換する
ＦＭフロントエンド回路、（４）は中間周波数信号（Ｉ
Ｆ倍信号を増幅・振幅制限し且つこれを検波してオーデ
ィオ信号（ＡＦ倍信号を得るＦＭ−ＩＦ増幅回路、（５
）は例えば特公昭６２−２１４６１号に記載されている
が如き機能を有するノイズキャンセル回路、（６）はス
テレオ放送の場合にＬチ〜ンネノ呟Ｒチャンネル信号に
復調するマルチプレクス回路、（７）はＡＭ放送を選局
しオーディオ信号を出力するＡＭチューナ回路である。

例えばＦＭ放送受信の場合、アンテナ（８）から入力し
、ＲＦ増幅回路（９）で高周波増幅したＲＦ倍信号ＦＭ
フロントエンド回路（１）の局部発振回路（２）が出力
する発振周波数信号とをＦＭフロントエンド回路＜１）
の混合回路（３）で混合することによりＦＭフロントエ
ンド回路（１）からＩＦ倍信号出力し、該ＩＦ倍信号Ｆ
Ｍ・ＩＦ増幅回路（４）の検波回路で検波することによ
りＦＭ−ＩＦ増幅回路（４）からコンポジ・ソト信号を
出力し、マルチプレクス回路（６）によって出力端子（
１０）に夫々Ｌチャンネル、Ｒチャンネルのオーディオ
信号を出力する様構成されてい＝４ る。尚、斯る構成のＦＭチューナ回路は例えば昭和６２
年１２月１０日発行、「′８８三洋半導体データブック
　ポータプルオーディオ用バイポーラ集積回路編ヨ第１
５２頁に記載されている。

ところで、近年の電子機器は増々小型化・高性薫化が求
められ、それに伴って第７図の回路はできる限り１チツ
プ化する方向に進んでいる。しかしながら、上記ＦＭチ
ューナの例ではＦＭフロントエンド回路（１）が数十Ｍ
Ｈｚの高周波信号を扱う為、不要輻射による他回路への
干渉が生じ易い。

また、アンテナ（８）からの微弱レベル信号を取扱う為
、他回路ブロックとの干渉により回路動作が不安定にな
り易く、著しい場合には発振してしまう。その為、ＦＭ
フロントエンド回路（１）をも１チツプ化することは極
めて困難であった。

さらに、近年の電子機器は増々多種・多様化してきてお
りパターン設計時間の短縮が望まれている。また、設計
を終了した半導体集積回路に対して特定の回路ブロック
を削除、置換、追加といった様々な要求がある。しかし
ながら、前記特定の回路ブロックが必ずしも同−占有面
積内に納められるとは限らないので、各要求毎に再度設
計し直さなくてはならず、前記要求に対して即応できな
い欠点があった。

（ハ）発明が解決しようとする課題 この様に、従来はＦＭフロントエンド回路（１）をも集
積化することは回路干渉が生じ易い為に極めて困難であ
る欠点があった。また、パターン設計の開発期間が長く
、様々な要求に即応できない欠点があった。

（ニ）課題を解決するための手段 本発明は斯上した欠点に鑑み成されたもので、ＦＭフロ
ントエンド回路（１）をダミーアイランド（２３）で囲
むことにより他回路との干渉を防止するものである。ま
た、半導体チップ（１１）の表面を実質的に同一サイズ
のマットク１８）に分割し、各回路ブロックを夫々マッ
ト（１８）整数個分の領域に納めると共に、ＦＭフロン
トエンド回路（１）を納める際はこの周囲をダミーアイ
ランド（２３）で囲むことにより、回路干渉を防止して
マット（１８）の組み合せによるパターン設計を容易な
らしめるものである。

（ホ）作用 本発明によれば、ダミーアイランド（２３）のＮ型高抵
抗層による抵抗成分が介在するので、且つダミーアイラ
ンド（２３）のＮ型層と高濃度分離領域（３０）とによ
るＰＮ接合障壁が前記抵抗成分を増大するので、ダミー
アイランド（２３）で区画された両者の結合を粗にでき
る。また、ダミーアイランド（２３）により回路干渉を
防止できるので、マット（１８）化したＩＣにマット（
１８）の効果を損うこと無くＦＭフロントエンド回路（
１）を組み込むことが可能になる。

（へ）実施例 以下、本発明を図面を参照しながら詳細に説明する。

先にパターン設計を容易ならしめるマットについて第３
図を用いて説明する。同図において、半導体チップ（１
１〉の中央にこれを略一直線で横切る分割領域（１２）
を形成し、半導体チップ（１１）の素子形成領域を実質
的に上下同一ザイズの２つの領域に区画する。分割領域
（１２）は後述するようにグランドライン（１３）や電
源ライン（１４）を延在させる為の必要不可避領域であ
り且つ回路素子を形成しない領域であって、分割領域（
１２）を形成することにより、区画した前記２つの領域
を夫々第１と第２の領域（１５）（１６）とする。そし
て、分割領域（１２）とは直交する方向にグランドライ
ン（１３）と電源ライン（１４）とを−組として隣接さ
せて延在させた区画ライン（１７）を設け、該区画ライ
ン（１７）を複数本並設することにより半導体チップ（
１１）の表面を実質的に同一サイズの多数個のマット（
１８）に分割する。マット（１，８）の大きさは任意の
一定数の素子がレイアウトできる占有面積に設定し、そ
の横幅は経験的にＮＰＮ　トランジスタ５〜６個を１列
に並べられるような横幅に設定する。

マット（１８）の両側は区画ライン（１７）を構成する
グランドライン（１３）と電源ライン（１４）とをペア
で延在させるので、それらを規則的に配列、例えば櫛歯
状に相対向する様に延在させることにより、マット（１
８）の１辺にはグランドライン（１３）が、他辺には電
源ライン（１４）が夫々接するように延在させ、マット
（１８）に形成した回路素子に動作電源を供給する。

区画ライン（１７）を延在したグランドライン（１３）
と電源ライン（１４）は、各回路ブロック毎やそれらが
共通インピーダンスを持つことを許可するか否かにより
まとめられ、分割領域（１２）上を延在させて各々が対
応するグランド電極パッド（１９）や電源電極パッド（
２０）に個別に接続される。結果、分割領域（１２）上
はグランドライン（１３）と電源ライン（１４）が複数
本延在し、且つ１本１本は配線インピーダンスを低減す
る為比較的幅広に形成されるので、分割領域（１２）も
当然比較的大占有面積を必要とする。

区画ライン（１７）を延在させるグランドライン（１３
）と電源ライン＜１４）、分割領域（１２）上を延在さ
せるグランドライン（１３）と電源ライン（１４）、及
び各マット（１８）内における回路素子間の接続配線は
、櫛歯状レイアウトを利用することで基本的に第１層目
配線層によって行う。第２層目以降は区画ライン（１７
）や分割領域（１２）を横断してマット（１８）間の信
号伝達用配線やシールド電極（２１）を形成するのに主
として用いる。

尚、分割領域（１２）は時として各区画ライン（１７）
と平行にも延在させる。これは、パッケージのビン配列
の要求に対するＶ。Ｃ電極パッド（２０）とグランド電
極パッド（１９）の位置的制約や、隣接したマット（１
８）または回路機能ブロックにおいて特に離間したい関
係がある場合に各マット（１８）の間に設ける。第３図
においては、マットＤとＥの間が前者の理由、マットＭ
とＮの間が後者の理由である。そして、前記平行に延在
させた一分割領域（１２ａ）の終端付近に設けたＶ。Ｃ
電極パッド（２０）とグランドパッド（１９）から夫々
ｖｏｏライン（１４）とグランドライン（１３）を引き
廻し、続いて前記半導体チップ（１１）の中央を横切る
分割領域（１２）の上を引き廻して各マット（１８）内
の回路素子に接続する。

この様に素子形成領域を多数個のマツＩ−（１８）に分
割した半導体チップ（１１）に機自訛別回路ブロックを
納める場合、各回路ブロックは以下の通りに収納する。

先ずマット（１８）が任意の一定の素子数を収納できる
サイズに設計されているので、前記回路ブロックを前記
一定の素子数に区分する。例えばマット（１８）の大き
さが１００素子収納用で、前記回路ブロックが２７０素
子程度ならば、３個のマット（１８）を用意して各々１
００素子を目安に区分する。むろん、占有面積の大きな
コンデンサ等は考慮に入れる。そして、上記区分に従っ
て各マット（１８）毎に回路素子を収納し、マットク１
８〉に収納したＮＰＮ−ＰＮＰＩ−ランジスタ、ダイオ
ード、抵抗、コンデンサ等の回路素子間の接続配線を第
１層目配線層で終了しておく。これを繰り返して全ての
マット（１８〉のパターン設計を終えた後、前記３個の
マツ１−（１８）を隣接して配置し、第２層目以降の配
線によって各マット（１８）間の電気的接続を行うこと
により、機能別回路ブロックを構成する。そして、全て
の回路ブロックをマット（１８）に収納した後、全ての
マツｌ−（１８）を組み合せ、第２層目以降の配線層に
より各回路ブロック間の電気的接続を行うことにより全
体のＩＣを設計する。

斯る構成によれば、機能の異る複数の回路ブロックを夫
々整数個のマット（１８）に収納することにより、各回
路ブロック毎の設計を行え且つ回路ブロックを一定の素
子数に分割してマット（１８）毎の設計が行えるように
なる。その為、回路ブロックまたはマット（１８）毎の
並行設計が可能となり、設計期間の大幅な短縮が図れる
。また、回路変更も回路ブロック毎に且つマット（１８
）毎に行えるので、ＩＣ全体の設計変更は不要であり、
変更部分以外は前機種の信頼性を保ったまま流用するこ
とができる。

次に第７図の如きＦＭ／ＡＭチューナ回路をマット（１
８）に収納した半導体集積回路を第１乃至第５図を用い
て説明する。

先ず第３図に基き、ＦＭフロントエンド回路（１）が約
２５０個の素子数で構成されているので、３個のマット
（１８〉を用意すると共にＦＭフロ＋２− ントエンド回路（１）全体を８０〜１００素子毎に区分
し、この区分に従ってマットに、Ｌ、Ｍ夫々に回路素子
を収納し、マット（１８）内の接続配線とマット（１８
）とマット（１８）間の接続配線を処すことによりＦＭ
フロントエンド回路（１）の機能構成を実現する。同様
に他の回路ブロックもマット（１８）に収納し、ＡＭチ
ューナ回路（７）をマットＡ〜マットＤに、ＦＭ・ＩＦ
増幅回路（４）をマットＥ〜マットエに、ノイズキャン
セル回路（５）をマットＮ−マットＰに、マルチブレク
スデコーダ回路（６）をマットＱ〜マットＴに、そして
そのイ也（オプション）の回路をマットＪに夫々収納し
、全体を半導体チップ（１１）の四角形状内に収まる様
に配置する。そして、各回路ブロック間の接続配線を処
すことによりＩＣ全体の機能構成を実現する。

ところで、ＦＭフロントエンド回路（１）はアンテナ（
８）と後で述べる同調回路により同調した数十ＭＨｚの
ＲＦ倍信号入力され、該ＲＦ倍信号局部発振回路（２〉
が出力する局部発振周波数信号とを混合回路（３）で混
合することにより１０．７ＭＨｚの中間周波（ＩＦ）信
号に周波数変換する機能を有する。また、局部発振回路
（２）と混合回路り３）が主体となる他に、混合回路（
３）のＩＦ出力信号を増幅してＦＭ・ＩＦ増幅回路（４
）へ出力する為の増幅回路（ＩＦ−Ａｍｐ）や、受信信
号レベルを自動的にコントロールする為の自動利得制御
回路（ＡＧＣ）等、前記主体となる回路に付随するその
他の回路が組み込まれることが多い。これ等の回路は数
十ＭＨｚの高周波信号を扱い且つ数マイクロボルト（μ
■）の微小レベルから比較的大きな振幅レベルまでの信
号を正確に処理しなければならない為、他の回路ブロッ
クとの干渉を嫌う回路である。その中でも特に、局部発
振回路（２）は高周波発振という極めて不安定な動作を
正確に行わなければならないので、最も注意を要する回
路である。これに対し、その他の回路ブロックの中では
ＩＦ倍信号増幅・振幅制限するＦＭ−ＩＦ増幅回路（４
〉が、１０．７ＭＨｚと比較的近似し且つ大振幅レベル
の信号を扱うのでＦＭフロントエンド回路（１）との関
係を最も注意したい回路ブロックである。

斯上した回路ブロック間の干渉を防止する為、ＦＭフロ
ントエンド回路（１）は様々な干渉対策を処す。

その第１は、ＦＭフロントエンド回路（１）を形成した
領域の上を覆うシールド電極（２１）である。

シールド電極（２１）は第２層目配線層以降の配線層で
形成され交流的に接地となる電源電位Ｖ。０またはグラ
ンド電位ＧＮＤを印加する。このシールド電極（２１）
を設けることにより、シールド電極（２１）が交流的に
接地となる電位に固定されているので、ＦＭフロントエ
ンド回路（１）、その中でも特に発振動作を伴う局部発
振回路＜２）からの不要輻射を遮へいし、他回路への干
渉及び他回路からの干渉信号を遮断する。

この時、グランドライン（１３）と電源ライン（１４）
を第１層目配線層で、シールド電極（２１）を第２層目
配線層で夫々行おうとすると、区画ライン（１７）があ
る為、ＦＭフロントエンド回路（１）内のマツ１−（１
８）間の接続配線は設計自由度が厳しい。そこで、ＦＭ
フロントエンド回路（１）は区画ライン（１７）を除去
することにより、全体を２層配線構造で済ませる。この
様に、ＦＭフロントエンド回路（１）はマット（１８）
化するか否かに拘わらずマット（１８）整数個分の領域
に納めることにより、多数個のマット（１８）を半導体
チップ（１１）の四角形状に対応させて組み合せること
が容易であり、且つＦＭフロントエンド回路（１）ブロ
ックの移設・置換・削除等の容易さを損うことが無い。

ＦＭフロントエンド回路（１）のパターンを第４図に示
す。前記干渉対策の第２は、局部発振回路（２）部分は
単独でシールド電極（２１ａ）を設け、シールド電極（
２１）が共通インピーダンスを持つことを防ぐことによ
り、シールド電極（２１）を交流的接地電位に堅固に固
定して回路動作の安定化を図る。

コレハ、シールＦＩｔ！（２ｔ）を介してのＦＭフロン
トエンド回路（１）内での干渉や、他回路からの干渉電
流がシールド電極（２１）を介して局部発振回路（２）
まで達することによる干渉を防止することにもなる。混
合回路（３）を覆うシールド電極（２１ｂ）と１［ｉ− 前記付随するその他の回路を覆うシールド電極（２１ｃ
）も夫々に分割すると、−層回路動作の安定化が図れる
。

前記干渉対策の第３は、局部発振回路（２）専用のグラ
ンド電極パッド（１９ａ）を設け、グランドライン（１
３ａ）も他とは別個に設けることにより、グランド電位
ＧＮＤ用配線の何れかが共通インピーダンスを持つこと
による干渉を防ぐ。混合回路（３）と前記付随するその
他の回路用のグランドライン（１３ｂ）（１３ｃ）も夫
々個別に延在させてグランド電極パッド（１９）に接続
する。その際、グランドライン（１３ａ）（１３ｂ）（
１３ｃ）とシールド電極（２１ａ）（２１ｂ）（２１ｃ
）との夫々の接続はできる限りグランド電極パッド（１
９）に近い部分で行うことにより、グランドライン（１
３）の配線インピーダンスによる無用な電位上昇を最小
限に抑える。外部接続用のリード端子も局部発振回路（
２）専用に設ける。この用な構成とすることにより、局
部発振回路（２）へ印加するグランド電位ＧＮＤを堅固
に固定し、他からの干渉を避けることで回路動作の安定
化を図る。

前記干渉対策の第４は、ＦＭフロントエンド回路（１）
の中でも局部発振回路（２）を最も隅部へ配置すること
により、局部発振回路（２）をＦＭ−ＩＦ増幅回路（４
）から最大限離間させて配置する。この様にすれば、局
部発振回路（２）が距離的に離れると共に、局部発振回
路（２）の周囲を混合回路（３）と前記付随するその他
の回路用のシールド電極（２１ｂ）（２１ｃ）が囲むの
で、ＦＭ−ＩＦ増幅回路（４）からの信号干渉を最小限
に抑えることができる。隅部へ離間することはまた、グ
ランド電極パッド（１９ａ）から局部発振回路（２）ま
でのグランドライン（１３ａ）の延在長さを最短にでき
るので、局部発振回路（２）の安定動作にも寄与する。

前記干渉対策の第５は、ＦＭフロントエンド回路（１）
領域内に半導体基板とオーミックコンタクトする吸出し
電極（２２）を設けることである。吸出し電極（２２）
は局部発振回路（２）及び混合回路（３）と、前記付随
するその他の回路との間に延在するグランドライン（１
３０）に接続されて両者の間を流れるリーク電流を吸出
す他、回路素子の中で飽和動作を行うＮＰＮ−ＰＮＰ　
トランジスタや、コンデンサ、抵抗等、リーク電流を流
出することが予測される回路素子の即近に設けてリーク
電流を吸出す。吸出したリーク電流はそのままグランド
ライン（１３ｃ）を介してグランド電極パッド（１９ｂ
）へ吸出されるか、または回路の上を覆うシールド電極
（２１ａ）（２１ｂ＞（２１ｃ）に吸出され、シールド
電極（２１ａ）（２１ｂ）（２１ｃ）にコンタクトする
グランドライン（１３ｂ）（１３ｃ）（１３ｄ）を介し
てグランド電極パッド（１９ａ）（１９ｂ）に接続され
る。局部発振回路（２）だけは吸出し電極（１３ｄ）と
シールド電極（２１ａ）に接地電位ＧＮＤを与えるグラ
ンドライン（１３ｄ）と局部発振回路り２）を構成する
回路素子に接地電位ＧＮＤを与えるグランドライン（１
３ａ）を別個に設けることにより、吸出したリーク電流
による接地電位ＧＮＤ上昇の影響を避ける。この様な構
成とすることにより、基板表面を介してのリーク電流に
よる相互干渉を防止する。

そして、前記干渉対策の第６は、本発明の特徴とする如
＜ＦＭフロントエンド回路（１）収納領域をダミーアイ
ランド（２３）で囲むことである。

第１図において、（２４）は局部発振回路（２）の収納
領域、（２５）は混合回路（３）の収納領域、（２Ｂ）
は前記付随するその他の回路の収納領域であり、先ずＦ
Ｍフロントエンド回路（１）ブロック全体をダミーアイ
ランド（２３）で完全に囲むと共に、局部発振回路（２
）の収納領域（２４）だけをさらにダミーアイランド（
２３ａ）で区画する。局部発振回路（２）の回路素子に
　接地電位ＧＮＤを与える専用のグランド電極パッド（
１９ａ）形成領域も局部発振回路（２）を囲むダミーア
イランド（２３ａ）内に納め、分離領域を介して基板に
接地電位を与える。ダミーアイランド（２３）は基板と
接続する高濃度分離領域で囲まれ電気的に他とは絶縁さ
れた領域であり、その為ダミーアイランド（２３）は電
源電位Ｖ。０または何の電位も印加しないブローティン
グ状態にする。

上記シールド電極り２１）、吸出し電極（２２）及びダ
ミーアイランド（２３）を処したＦＭフロントエンド回
路（１）部分の断面構造は第５図に示す様になる。

第５図において、（２７）はＰ型半導体基板、＜２８）
はＮ型エピタキシ〜ル層、り２９）はＮ＋型型埋領領域
（３０）は基板（２１）に接続するＰ＋型分離領域、（
３１）は素子形成用のアイランド、（２３）（２３ａ）
はダミーアイランド、（３２）（３３）は回路素子形成
用のＰまたはＮ型拡散領域、＜３４）はエピタキシへ・
ル層（２８）を覆う酸化膜、（３５）は第１層目配線層
による素子間接続配線、（１３ｂ）（１３ｃ）はグラン
ドライン、（２２）は吸出し電極、（３６）は層間絶縁
膜、（２１ａ）（２１ｂ）は第２層目配線によるシール
ド電極である。同図から明らかな様に、ダミーアイラン
ド（２３）（２３ａ）はエピタキシャル層り２８）表面
から接地電位ＧＮＤが与えられる基板（２７）表面まで
達するＰ＋型分離領域（３０）がエピタキシへ・ル層（
２８）を区分することにより形成したものである。斯る
構成によれば、ダミーアイランドク２３）のＮ型高抵抗
層によりダミーアイランド（２３）を挾む両側の領域の
間に抵抗成分が挿入されるので、基板（２７）と水平方
向に流れるリーク電流の通過を阻止することができ、両
者のリーク電流による回路干渉を防止できる。また、ダ
ミーアイランド（２３）と分離領域（３０）が形成する
ＰＮ接合の電位障壁が前記抵抗成分を実質的に増大させ
るので、−層回路間の結合を粗にできる。尚、ダミーア
イランド（２３）（２３ａ）上には、グランドライン（
１３ｂ）（１３ｃ）または電源ライン（１４）の延在エ
リアとして活用すると占有面積の有効利用ができる。

以上に説明したＦＭフロントエンド回路ブロック（１）
部分における干渉対策の他、分割領域（１２）を利用す
ることにより一層の干渉対策が可能である。即ち、前述
した様に分割領域（１２）は比較的大占有面積を要する
ので、マットに〜マットＭまたはこれに相応する領域を
利用することによりＦＭフロントエンド回路（１）を半
導体チップ（１１）の隅部へ配置し、ＦＭ−ＩＦ増幅回
路（４）はマットＥ〜マットＩを利用することにより、
両者を分割領域（１２）を挾んで配置する。この様な構
成とすることにより、両者を分割領域（１２）の分だけ
離設できるので、相互干渉を最小にできる。

また、第２図に示す如く、分割領域（１２）の占有面積
を利用しこの領域に第５図の様なダミーアイランド（２
３）を多数本設けておくことにより、−層リーク電流に
よる相互干渉を防止できる。

第６図は上記ＦＭフロントエンド回路（１）をも内蔵し
たＩＣを用いて構成したＦＭ／ＡＭ受信機である。同図
において、（４０）は受信する周波数を選択し同調した
ＲＦ倍信号ＦＭフロントエンド回路（１）の混合回路（
３）またはＡＭチューナ回路（７）の混合回路へ出力す
る同調回路、（ａｌ）（４２）は表面弾性波フィルタ（
４３）から成り、混合回路（３〉の出力信号からＦＭ−
ＩＦ倍信号けを取出す第１．第２フィルタ回路、（４４
）はＦＭ・局部発振回路（２）の発振周波数を決定する
局部発振回路＜２）の受動回路素子、（４５）はマルチ
プレクスデコーダ回路（６）の電圧制御発振回路（ＶＣ
Ｏ）の発振周波数を決定する水晶振動子、（４６）はＡ
Ｍ・ＩＦ倍信号けを通過させるフィルタ回路、（４７）
はＡＭチューナ回路（７）の局部発振回路の受動回路素
子、（４８）はＬ及びＲｆＪｖンネルの出力端子である
。この他、素子定数的に集積化が困難な値を持つコンデ
ンサや抵抗が外付けされて全体の回路が実現する。

上記構成によれば、基本的に集積化困難な大容量値のコ
ンデンサ、抵抗、バリスタ等の受動回路素子を外付けす
る他、同調回路（４０）だけを外付けするだけでＦＭ／
ＡＭチューナが実現できるので、部品点数を減少するこ
とにより安価なチューナを構成できる。

（ト）発明の詳細 な説明した如く、本発明によれば、ＦＭフロントエンド
回路（１）をダミーアイランド（２３）で囲むことによ
り干渉を防止し、ＦＭフロントエンド回路（１）をも１
チツプ化したＩＣを実現できる利点を有する。

また、マット（１８）を基本としマット（１８）を組み
合せることでＩＣ全体のレイアウトを行うので、各回路
ブロック毎または各マット（１８）毎の並行設計が可能
となりパターン設計期間の大幅な短縮が図れる。また、
回路変更も回路ブロック毎またはマット（１８）毎に行
えるので、ＩＣ全体の設計変更−２４＝ は不要であり、変更部分以外は前機種の信頼性を保った
まま流用できる利点を有する。

そして、ＦＭフロントエンド回路（１）をマット（１８
）整数個分の領域に納め、且つダミーアイランド（２３
）により干渉を防止できるので、ＦＭフロントエンド回
路（１）ブロックを他の回路と同様に扱え、マット（１
８〉の組み合せによるパターン設計の容易さを損わずに
済むという利点を有する。

そして、上記半導体集積回路はＦＭフロントエンド回路
（１）をも１チツプ化できるので、値的に集積化が困難
なコンデンサや抵抗、バリスタ等の受動回路素子と同調
回路（４０）を構成する回路素子を付加することにより
、安価で高性能のＦＭ／ＡＭチューナを構成できる利点
を有する。

【図面の簡単な説明】

第１図は本発明を説明する為の要部拡大平面図、第２図
及び第３図は本発明を説明する為の平面図、第４図はＦ
Ｍフロントエンド回路（１）部分を示す拡大平面図、第
５図は第４図の要部断面図、第６図は本発明のラジオ受
信機を説明する為の回路図、第７図はＦＭ／ＡＭチュー
ナ回路を示す回路図である。 （１１）は半導体チップ、　（１２）は分割領域、　（
１３）はグランドライン、　　（１４）は電源ライン、
　（１７）は区画ライン、　　（１８〉はマット、　　
（１９）はグランド電極パッド、　（２１）はシールド
電極、　（２３）はダミーアイランド、　（３０）は分
離領域、　（４０〉は同調回路である。

Claims (7)

【特許請求の範囲】
1. （１）少なくとも局部発振回路と混合回路を含みＲＦ（
   Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）信号をＩＦ（中間周
   波）信号へ周波数変換するフロントエンド回路ブロック
   と、前記ＩＦ信号を増幅・振幅制限するＩＦ増幅回路ブ
   ロックとを同一半導体基板上に集積化し、前記フロント
   エンド回路ブロックの周囲を半導体基板と接続する同一
   導電型の高濃度分離領域によって囲まれたダミーアイラ
   ンドにより完全に囲んだことを特徴とする半導体集積回
   路。
2. （２）前記局部発振回路と前記フロントエンド回路のそ
   の他の回路とを前記ダミーアイランドで区画したことを
   特徴とする請求項第１項に記載の半導体集積回路。
3. （３）前記局部発振回路専用のグランド電極パッドを設
   けたことを特徴とする請求項第１項に記載の半導体集積
   回路。
4. （４）半導体チップの表面に電源ラインとグランドライ
   ンをペアで延在させた区画ラインを複数本並設して前記
   半導体チップを実質的に同一サイズの複数個の領域に分
   割することにより夫々の領域をマットとし、少なくとも
   局部発振回路を有するフロントエンド回路ブロックを整
   数個のマットの面積に略等しい領域に形成し、前記フロ
   ントエンド回路とは機能の異る複数の回路ブロックを夫
   々整数個のマットに収納し、前記フロントエンド回路の
   周囲を半導体基板と接続する同一導電型の高濃度分離領
   域によって囲まれたダミーアイランドにより完全に囲ん
   だことを特徴とする半導体集積回路。
5. （５）半導体チップの中央を略一直線で延在する分割領
   域により前記半導体チップを第１と第２の領域に分割し
   、前記分割領域とは直交する方向に電源ラインとグラン
   ドラインをペアで延在させた区画ラインを複数本並設す
   ることにより前記第１と第２の領域を実質的に同一サイ
   ズの複数個の領域に分割して夫々の領域をマットとし、
   前記分割領域上に個別に電極パッドへ接続される電源ま
   たはグランドラインを延在させると共に、少なくとも局
   部発振回路を含むフロントエンド回路ブロックを整数個
   のマットの面積に略等しい領域に形成し、前記フロント
   エンド回路とは機能の異る複数の回路ブロックを夫々整
   数個のマットに収納し、前記フロントエンド回路ブロッ
   クの周囲を半導体基板と接続する同一導電型の高濃度分
   離領域によって囲まれたダミーアイランドにより完全に
   囲んだことを特徴とする半導体集積回路。
6. （６）前記フロントエンド回路ブロックの局部発振回路
   を半導体チップの隅部へ配置し、分割領域を挾んで半導
   体チップの対角線の位置に前記フロントエンド回路ブロ
   ックから出力されるＩＦ（中間周波）信号を増幅・振幅
   制限するＩＦ増幅回路ブロックを配置したことを特徴と
   する請求項第５項に記載の半導体集積回路。
7. （７）請求項第１、第４または第５項に記載の半導体集
   積回路に外付部品を付加したことを特徴とするラジオ受
   信機。