JPH0223636A

JPH0223636A - Ｆｍ／ａｍチューナ用半導体集積回路

Info

Publication number: JPH0223636A
Application number: JP17301088A
Authority: JP
Inventors: Kazuo Tomizuka; 和男冨塚; Sakae Sugayama; 菅山　栄
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1988-07-12
Filing date: 1988-07-12
Publication date: 1990-01-25
Anticipated expiration: 2009-08-24
Also published as: JPH0666415B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】くイ〉産業上の利用分野本発明はＦＭ／ＡＭチューナ等、信号周波数や信号レベ
ルが異る回路ブロックを同一半導体基板上に形成した半
導体集積回路に関する。

（ロ）従来の技術ＴＶチューナ、ＦＭ／ＡＭチューナ等の電子機器は、Ｒ
Ｆ　（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）信号からオー
ディオ信号を取出す為、機能毎に分割した各回路ブロッ
クの取扱う信号の周波数が異る場合が多い。例えば日本
国内向けのＦＭチューナだけでも、ＲＦ倍信号７６〜９
０ＭＨｚ、中間周波数信号は１０．７ＭＨｚ、そして２
０〜２００００Ｈｚのオーディオ信号と、２０Ｈｚ〜９
０ＭＨｚの広範囲の信号を取扱うことになる。

上記ＦＭ／ＡＭチューナの一例を第７図に示す。同図に
おいて、（１〉はＦＭ放送を受信しその受信周波数信号
と局部発振回路（２）の発振周波数信号とを混合回路（
３）で混合することにより中間周波数に周波数変換する
ＦＭフロントエンド回路、（４）は中間周波数信号（Ｉ
Ｆ倍信号を増幅・振幅制限し且つこれを検波してＦＭス
テレオコンポジット信号を得るＦＭ−ＩＦ増幅回路、（
５）は例えば特公昭６２−２１４６１号に記載されてい
るが如き機部を有するノイズキャンセル回路、（６）は
ステレオ放送の場合にＬチャンネル、Ｒチャンネル信号
に復調するマルチプレクス回路、（７）はＡＭ放送を選
局しオーディオ信号を出力するＡＭチューナ回路である
。例えばＦＭ放送受信の場合、アンテナ（８）から入力
し、ＲＦ増幅回路（９）で高周波増幅したＲＦ倍信号Ｆ
Ｍフロントエンド回路（１）の局部発振回路（２）が出
力する発振周波数信号とをＦＭフロントエンド回路（１
）の混合回路（３）で混合することによりＦＭフロント
エンド回路（１）からＩＦ倍信号出力し、該ＩＦ倍信号
ＦＭ・ＩＦ増幅回路り４）の検波回路で検波するこトニ
よりＦＭ−ＩＦ増幅回路（４）からコンポジット信号を
出力し、マルチプレクス回路（６）によって出力端子（
１０）に夫々Ｌチャンネル、Ｒチャンネルのオーディオ
信号を出力する様構成されている。尚、斯る構成のＦＭ
チューナ回路は例えば昭和６２年１２月１０日発行、「
′８８三洋半導体テ′−タブツク　ポータブルオーテ゛
イオ用バイポーラ集積回路編」第１５２頁に記載されて
いる。

ところで、近年の電子機器は増々小型化・高性能化が求
められ、それに伴って第７図の回路はできる限り１チツ
プ化する方向に進んでいる。しかしながら、上記ＦＭチ
ューナの例では２Ｍ７０２８１７１回路（１〉が数十Ｍ
Ｈｚの高周波信号を扱う為、不要輻射による他回路への
干渉が生じ易い。

また、アンテナ（８）からの微弱レベル信号を取扱う為
、他回路ブロックとの干渉により回路動作が不安定にな
り易く、著しい場合には発振してしまう。その為、２Ｍ
７０２８１７１回路（１）をも１チツプ化することは極
めて困難であった。

さらに、近年の電子機器は増々多種・多様化してきてお
りパターン設計時間の短縮が望まれている。また、設計
を終了した半導体集積回路に対して特定の回路ブロック
を削除、置換、追加といった様々な要求がある。しかし
ながら、前記特定の回路ブロックが必ずしも同−占有面
積内に納められるとは限らないので、各要求毎に再度設
計し直さなくてはならず、前記要求に対して即応できな
い欠点があった。

（ハ）発明が解決しようとする課題この様に、従来は２Ｍ７０２８１７１回路（１）をも集
積化することは回路干渉が生じ易い為に極めて困難であ
る欠点があった。また、パターン設計の開発期間が長く
、様々な要求に即応できない欠点があった。

（ニ）課題を解決するための手段本発明は斯上した欠点に鑑み成されたもので、２Ｍ７０
２８１７１回路（１）を半導体チップ（１１）の隅部へ
、この２Ｍ７０２８１７１回路（１）を囲むようにして
ＡＭチューナ回路（７）とノイズキャンセル回路（５）
を、ＦＭフロントエンド（１（１）に対して対角線の位
置にＦＭ−ＩＦ増幅回路（４）を、ノイズキャンセル回
路（５）を挾み２Ｍ７０２８１７１回路（１）の反対側
へ配置することにより、最も回路干渉の少ないパターン
レイアウトを提供するものである。

（ホ）作用本発明によれば、２Ｍ７０２８１７１回路（１）とＦＭ
−ＩＦ増幅回路（４）を半導体チップ（１１）の対角線
上に配置したので、両者を距離的に最も離間できる。ま
た、ノイズキャンセル回路（５）を挾む様にして２Ｍ７
０２８１７１回路（１）とは反対側の位置にマルチプレ
クスデコーダ回路（６）を配置したので、２Ｍ７０２８
１７１回路（１）とマルチプレクスデコーダ回路（６）
をも距離的に離設できる。その為、全ての回路を相互干
渉が最も少なくなるように半導体チップ（１１）上にレ
イアウトすることができる。

（へ）実施例以下、本発明を図面を参照しながら詳細に説明する。

先にパターン設計を容易ならしめるマットについて第２
図を用いて説明する。同図において、半導体チップ（１
１）の中央にこれを略一直線で横切る分割領域（１２）
を形成し、半導体チップ（１１）の素子形成領域を実質
的に上下同一サイズの２つの領域に区画する。分割領域
（１２）は後述するようにグランドライン（１３）や電
源ライン（１４）を延在させる為の必要不可避領域であ
り且つ回路素子を形成しない領域であって、分割領域（
１２）を形成することにより、区画した前記２つの領域
を夫々第１と第２の領域（１５）（１６）とする。そし
て、分割領域（１２）とは直交する方向にグランドライ
ン（１３）と電源ライン（１４）とを−組として隣接さ
せて延在させた区画ライン（１７）を設け、該区画ライ
ン（１７）を複数本並設することにより半導体チップ（
１１）の表面を実質的に同一サイズの多数個のマット（
１８）に分割する。マット（１８）の大きさは任意の一
定数の素子がレイアウトできる占有面積に設定し、その
横幅は経験的にＮＰＮ）ランジメタ５〜６個を１列に並
べられるような横幅に設定する。

マット（１８）の両側は区画ライン（１７）を構成する
グランドライン（１３）と電源ライン（１４）とをペア
で延在させるので、それらを規則的に配列、例えば櫛歯
状に相対向する様に延在きせることにより、マット（１
８）の１辺にはグランドライン（１３〉が、他辺には電
源ライン（１４）が夫々接するように延在させ、マット
け８）に形成した回路素子に動作電源を供給する。

区画ライン（１７）を延在したグランドライン（１３）
と電源ライン（１４）は、各回路ブロック毎やそれらが
共通インピーダンスを持つことを許可するか否かにより
まとめられ、分割領域（１２）上を延在させて各々が対
応するグランド電極パッド（１９）や電源電極パッド（
２０）に個別に接続される。結果、分割領域（１２）上
はグランドライン（１３）と電源ライン（１４）が複数
本延在し、且つ１本１本は配線インピーダンスを低減す
る為比較的幅広に形成されるので、分割領域（１２）も
当然比較的大占有面積を必要とする。

区画ライン（１７）を延在させるグランドライン（１３
）と電源ライン（１４）、分割領域（１２）上を延在さ
せるグランドライン（１３）と電源ライン（１４）、及
び各マット（１８）内における回路素子間の接続配線は
、櫛歯状レイアウトを利用することで基本的に第１層目
配線層によって行う。第２層目以降は区画ライン（１７
）や分割領域（１２）を横断してマット（１８）間の信
号伝達用配線やシールド電極（２１）を形成するのに主
として用いる。

尚、分割領域（１２）は時として各区画ライン（１７）
と平行にも延在させる。これは、パッケージのピン配列
の要求に対するＶ。０電極バツド（２０〉とグランド電
極パッド（１９）の位置的制約や、マット（１８）また
は回路機能ブロックにおいて特に離間したい関係がある
場合に各マット（１８）の間に設ける。第２図において
は、マットＤとＥの間が前者の理由、マットＭとＮの間
が後者の理由である。そして、前記平行に延在させた分
割領域（１２ａ）の終端付近に設けたＶＣＣ電極パッド
（２０）とグランドパッド（１９）から夫々ｖＣｃライ
ン（１４）とグランドライン（１３）を引き廻し、続い
て前記半導体チップ（１１）の中央を横切る分割領域（
１２）の上を引き廻して各マット（１８）内の回路素子
に接続する。

この様に素子形成領域を多数個のマット（１８）に分割
した半導体チップ（１１）に機能別回路ブロックを納め
る場合、各回路ブロックは以下の通りに収納する。

先ずマット（１８）が任意の一定の素子数を収納できる
サイズに設計されているので、前記回路ブロックを前記
一定の素子数に区分する。例えばマツ）　（１ｇ）の大
きさが１００素子収納用で、前記回路ブロックが２７０
素子程度ならば、３個のマット（１８）を用意して各々
１００素子を目安に区分する。むろん、占有面積の大き
なコンデンサ等は考慮に入れる。そして、上記区分に従
って各マット（１８〉毎に回路素子を収納し、マット（
１８）に収納したＮＰＮ−ＰＮＰ）ランジスタ、ダイオ
ード、抵抗、コンデンサ等の回路素子間の接続配線を第
１層目配線層で終了しておく。これを繰り返して全ての
マット（１８）のパターン設計を終えた後、前記３個の
マット（１８）を隣接して配置し、第２層目以降の配線
によって各マット（１８）間の電気的接続を行うことに
より、機能別回路ブロックを構成する。そして、全ての
回路ブロックをマット（１８）に収納した後、全てのマ
ット（１８）を組み合せ、第２層目以降の配線層により
各回路ブロック間の電気的接続を行うことにより全体の
ＩＣを設計する。

斯る構成によれば、機能の異る複数の回路ブロックを夫
々整数個のマット（１８）に収納することにより、各回
路ブロック毎の設計を行え且つ回路ブロックを一定の素
子数に分割してマット（１８）毎の設計が行えるように
なる。その為、回路ブロックまたはマット（１８）毎の
並行設計が可能となり、設計期間の大幅な短縮が図れる
。また、回路変更も回路ブロック毎に且つマット（１８
）毎に行えるので、ＩＣ全体の設計変更は不要であり、
変更部分以外は前機種の信頼性を保ったまま流用するこ
とができる。

次に第７図の如きＦＭ／ＡＭチューナ回路を集積化した
半導体集積回路を説明する。先ず各回路ブロックの機能
を簡単に述べる。

ＦＭフロントエンド回路（１）はアンテナ（８）と後で
述べる同調回路により同調した数十ＭＨｚのＲＦ倍信号
入力され、該ＲＦ倍信号局部発振回路（２）が出力する
局部発振周波数信号とを混合回路（３）で混合すること
により１０．７Ｍ）Ｉｚの中間周波（工Ｆ）信号に周波
数変換する機能を有する。この回路は数十ＭＨｚの高周
波信号を扱い且つ数マイクロボルト（μ■）の微小レベ
ルから比較的大きな振幅レベルまでの信号を正確に処理
しなければならない為、他の回路ブロックとの干渉を嫌
う回路である。その中でも特に、局部発振回路（２〉は
高周波発振という極めて不安定な動作を正確に行わなけ
ればならないので、最も注意を要する回路である。この
回路は約２５０素子の回路素子で構成されているので、
マット（１Ｂ＞　３個分の領域を必要とする。

ＦＭ・ＩＦ増幅回路（４）は、前記中間周波数信号をリ
ミッタ−増幅回路で増幅及び振幅制限をする回路で、さ
らには検波回路で検波することにより、ＦＭコンポジッ
ト信号に復調するまでの機能を有する。その他、選択中
に局間の不快な雑音を除去するミュート回路や、同調指
示回路としてのＳメータ（Ｓｉｇｎａｌ　Ｍｅｔｅｒ　
）回路等が付属回路として構成される。斯る回路は１０
．７ＭＨｚとＦＭフロントエンド回路（１）が扱う周波
数と比較的近似した周波数信号を扱い、しかも８０〜１
００ｄｂと極めて高い利得で増幅して大振幅レベルの信
号を扱うので、ＦＭ・ＩＦ増幅回路（４）からのリーク
電流がＦＭフロントエンド回路（１）まで達すると相互
の信号干渉によってＲＦ倍信号かき消され、特に入力レ
ベルが極めて小さい場合、回路が不安定となり、著しい
場合は発振してしまう。その為、上記ＦＭフロントエン
ド回路（１）とＦＭ−ＩＦ増幅回路（４）、特に局部発
振回路（２）とリミッタ−増幅回路の組み合せは相互の
分離を強固にしなければならない組み合せである。この
回路は、全体で約４３０個の素子で構成されるので、５
個のマット（１８）を必要とする。

マルチプレクス回路（６）は、第３図に示す如く、ＦＭ
コンポジット信号を増幅する直流増幅回路（３０）、コ
ンポジット信号中の和信号（Ｌ−＋−Ｒ）と差信号（Ｌ
−Ｒ）を、同じくコンポジット信号中に含まれる１９Ｋ
Ｈｚステレオパイロツト信号に応答して作られる３８Ｋ
Ｈｚスイッチング信号を用いて左右ステレオ信号（Ｌ及
びＲ）に分離するデコーダ回路（３１）、前記ステレオ
コンポジット信号ノ有無に応じてステレオパイロットラ
ンプ（３２〉を駆動するランプドライバー回ｗ！１（３
３）、内部発振回路とステレオパイロット信号との同期
を取る位相比較器（３４）とローパスフィルタ（３５）
、電圧制御発振回路（３６）及び分周器（３７）等で構
成されている。この回路は、前記３８ＫＨｚスイッチン
グ信号を発生させるのにトランジスタのスイッチング動
作を利用するので、その動作に伴ってスイッチングノイ
ズを発生し易い。例えば分周器（３７）を構成するＩＩ
Ｌ（Ｉｎｔｅｇｒａｔｅｄ　Ｉｎｊｅｃｔｉｏｎ　Ｌｏ
ｇｉｃ）の動作がそれである。その為、できることなら
ばＦＭフロントエンド回路（１）やＦＭ−ＩＦ増幅回路
（４）とは離しておきたい回路である。この回路は、全
体で約３９０個の回路素子で構成されるので、４個のマ
ット（１８）を必要とする。

ノイズキャンセル回路（５）は、前記コンポジット信号
を遅延させる遅延回路、コンポジット信号中に含まれる
パルス雑音を検出してゲート遮断の為の制御信号を発生
させるゲート制御回路及びゲート制御回路により開閉制
御されるゲート等から成り、前記コンポジット信号中に
パルス雑音が重畳した際これを除去する機能を有する。

この回路は特に高周波信号を扱うものでもスイッチング
ノイズを発生させるものでは無く、約２７０素子で構成
するので３個のマット（１８）を要する。

ＡＭチューナ回路（７）は、高周波増幅回路（ＲＦ）、
局部発振回路（ＯＳＣ）、混合回路（ＭＩＸ）、自動利
得制御回路（ＡＧＣ）及び検波回路（ＤＥＴ）で構成し
、ＡＭ放送を受信してオーディオ（ＡＦ）信号を出力す
る機能を有する。

般にＦＭ放送受信時とＡＭ放送受信時とは外部制御信号
によって完全に切換えるものであり且つ中間周波数で４
５０　ＫＨｚとＦＭ放送よりはかなり低周波であるので
、ＡＭチューナ回路（７）とＦＭフロントエンド回路（
１）やＦＭ・ＩＦ増幅回路（４）との信号干渉は無いと
考えて良い。この回路は約３５０個の素子を有するので
、４個のマット（１８）を要とする。

そして、上記各回路ブロックを夫々が要とするマット（
１８）に納め且つ隣接して配置し、今度は各回路ブロッ
ク相互の干渉に鑑みて配置する。即ち、ＦＭフロントエ
ンド回路＜１）をマットに〜マツｌ−Ｍに、ＡＭチュー
ナ回路（７）をマットＡ〜マットＤに、ＦＭ−ＩＦ増幅
回路（４）をマットＥ〜マットＩに、ノイズキャンセル
回路＜５）をマットＮ−マットＰに、マルチプレクスデ
コーダ回路（６）をマットＱ〜マットＴに、そしてその
イ也（オプション）の回路をマットＪに夫々収納し、全
体を半導体チップ（１１〉の四角形状内に収まる様に配
置する。そして、各回路ブロック間の接続配線を処すこ
とによりＩＣ全体の機能構成を実現する。

従って、各回路ブロックの配置は第１図の如くになる。

即ち半導体チップ（１１）の隅部に１Ｍ７０２８１２１
回路（１）を、中央の分割領域（１２）を挾み１Ｍ７０
２８１２１回路（１）の反対側にＡＭチューナ回路（７
）を、区画ライン（１７）と平行の分割領域（１２ａ）
を挾み１Ｍ７０２８１２１回路（１）のもう１つの反対
側にノイズキャンセル回路（５）を、中央の分割領域（
１２）を挾み１Ｍ７０２８１２１回路（１）に対して半
導体チップ（１１）の対角線の位置にＦＭ−ＩＦ増幅回
路（４）を、１Ｍ７０２８１２１回路（１）に対してノ
イズキャンセル回路（５）を挾む位置にマルチプレクス
デコーダ回路（６）を各々配置する。

斯る構成によれば、１Ｍ７０２８１２１回路（１）を隅
部に配置してその周囲を回路干渉を生じることの無いＡ
Ｍチューナ回路（７）とノイズキャンセル回路（５）と
で囲むことができる他、最も離間したい１Ｍ７０２８１
２１回路（１）とＦＭ・ＩＦ増幅回路（４）との組み合
せを半導体チップ（１１）内において最大限に離設でき
、さらにスイッチングノイズ発生源であるマルチプレク
スデコーダ回路（６）も１Ｍ７０２８１２１回路（１）
から最大限に離して設けることができる。その為、１Ｍ
７０２８１２１回路（１）をＦＭ−ＩＦ増幅回路（４）
の干渉信号とマルチプレクス回路（６）のスイッチング
ノイズから最も遠ざけることができ、且つ全ての回路ブ
ロックを効率良く納めることができる。

先にも述べた様に、１Ｍ７０２８１２１回路（１）その
中でも局部発振回路（２）は最も注意すべき回路である
。また、ＦＭフロントエンド回ｆｆｉ＜１）は局部発振
回路（２）と混合回路（３）が主体となる他に、混合回
路（３）のＩＦ出力信号を増幅してＦＭ・ＩＦ増幅回路
り４）へ出力する為の増幅回路（ＩＦ−Ａｍｐ）や、受
信信号レベルを自動的にコントロールする為の自動利得
制御回路（ＡＧＣ）等、前記主体となる回路に付随する
その他の回路が組み込まれることが多い。その為、１Ｍ
７０２８１２１回路＜１）には様々な干渉防止手段を処
す。

第１に、１Ｍ７０２８１２１回路（１）全体を接地電位
を印加したシールド電極（２１）で覆うことにより、局
部発振回路（２）からの不要輻射を防止し且つ１Ｍ７０
２８１２１回路（１）への干渉信号を遮へいする。その
際、グランドライン（１３）と電源ライン（１４）を第
１層目配線層で、シールド電極（２１）を第２層目配線
層で夫々行なおうとすると、区画ライン（１７）がある
為、１Ｍ７０２８１２１回路（１）内のマット（１８）
間の接続配線は設計自由度が厳しい。そこで、１Ｍ７０
２８１２１回路（１）は区画ライン（１７）を除去する
ことにより、全体を２層配線構造で済ませる。但し、全
体の占有面積は変えない。

第２に、局部発振回路（２）部分は専用のシール＝２０ド電極（２１）を設けることにより、シールド電極（２
１）を介しての信号干渉を防止する。

第３に、局部発振回路（２）は専用のグランド電極パッ
ド（１９ａ）を設けることにより、配線が共通インピー
ダンスを持つことによる相互干渉を防止する。

第４に、局部発振回路（２）を最も隅へ配置することに
より、局部発振回路（２）への干渉を最小限に抑える。

第５に、基板へのリーク電流を吸出す吸出し電極を設け
ることにより、リーク電流による相互干渉を防止する。

第６に、１Ｍ７０２８１２１回路（１）をダミーアイラ
ンドで囲むことにより、リーク電流の侵入を抑制する。

以上の手段を処した１Ｍ７０２８１２１回路（１）部分
の断面図を第４図に示す。

第４図において、（４１）はＰ型半導体基板、（４２）
はＮ型エピタキシャル層、（４３）はＮ＋型型埋領領域
（４４）は基板（４１）に接続するＰ＋型分離領域、り
４５）は素子形成用のアイランド、（４６）はダミーア
イランド、（４７）（４８）は回路素子形成用のＰまた
はＮ型拡散領域、（４９）はエピタキシャル層（４２）
を覆う酸化膜、（５０〉は第１層目配線層による素子間
接続配線、（１３）はグランドライン、（５１）は吸出
し電極、（５２）は層間絶縁膜、（２１）は第２層目配
線によるシールド電極である。シールド電極（２１）は
第１層目配線層によるグランドライン（１３）により接
地電位ＧＮＤが与えられ、局部発振回路（２）とその他
のいくつかで複数に分割されている。吸出し電極（５１
）はリーク発生源と思われる素子の即近等に設け、分離
領域（４４）とオーミックコンタクトしてリーク電流を
吸出すと共にグランドライン（１３〉に接続される。ま
た、スルーホールを介してシールド電極（２１）に接続
し、シールド電極（２１）を介してリーク電流をグラン
ドライン（１３）に吸出す。ダミーアイランド（４６）
は電源電位ＶＣＣが与えられるかまたは何の電位も印加
しないフローティングとし、ＦＭフロントエンド回路（
１）全体を囲む他、局部発振回路（２）だけを囲む様に
も形成する。

この様にＦＭフロントエンド回路（１）に多数の干渉対
策を処す他、分割領域（１２）を利用しての干渉対策も
可能である。第５図は分割領域（１２）の占有面積を利
用しこのラインに沿って多数本のダミーアイランド（５
３）を形成したものである。このダミーアイランド（５
３）はＦＭフロントエンド回路（１）を囲む及び局部発
振回路（２）を囲むダミーアイランド（２６〉と同等の
ものであり、中央の分割領域（１２）と区画ライン（■
）に平行の分割領域（１２ａ）全てに配設する。この様
にすれば、ダミーアイランド（５３）のＮ型層による抵
抗成分が介在する他、ＰＮ接合の電位障壁が前記抵抗成
分を増大させるので、距離的に離間した以上に各回路ブ
ロック間の干渉を抑制できる。

第６図は上記ＦＭフロントエンド回路（１）をも内蔵し
たＩＣを用いて構成したＦＭ／ＡＭ受信機である。同図
において、（５４）は受信する周波数を選択し同調した
ＲＦ倍信号ＦＭフロントエンド回路（１）の混合回路（
３）またはＡＭチューナ回路（７）の混合回路へ出力す
る同調回路、（５５）（５６）は表面弾性波フィルタ（
５７）から成り、混合回路（３）の出力信号からＦＭ−
ＩＦ倍信号けを取出す第１．第２フィルタ回路、（５８
）はＦＭ・局部発振回路（２）の発振周波数を決定する
局部発振回路（２）の受動回路素子、（５９）はマルチ
プレクスデコーダ回路（６）の電圧制御発振回路（ＶＣ
Ｏ）の発振周波数を決定する水晶振動子、（６０〉はＡ
Ｍ−ＩＦ倍信号けを通過させるフィルタ回路、（６１）
はＡＭチューナ回路（７〉の局部発振回路の受動回路素
子、（６２）はＬ及びＲチャンネルの出力端子である。

この他、素子定数的に集積化が困難な値を持つコンデン
サや抵抗が外付けされて全体の回路が実現する。

上記構成によれば、基本的に集積化困難な大容量値のコ
ンデンサ、抵抗、バリスタ等の受動回路素子を外付けす
る他、同調回路（」）だけを外付けするだけでＦＭ／Ａ
Ｍチューナが実現できるので、部品点数を減少すること
により安価なチューナを構成できる。

（ト）発明の効果以上説明した如く、本発明によれば、互いに回路干渉を
生じ易い回路ブロックを最大限に離間すると共に全ての
回路ブロックを効率的に収納することができ、回路干渉
を最小限に抑えることによりＦＭフロントエンド回路（
１）をも内蔵したＩＣを提供できる利点を有する。

また、マット（１８）を基本としマット（１８）を組み
合せることでＩＣ全体のレイアウトを行うので、各回路
ブロック毎または各マット（１８）毎の並行設計が可能
となりパターン設計期間の大幅な短縮が図れる。また、
回路変更も回路ブロック毎またはマット（１８〉毎に行
えるので、ＩＣ全体の設計変更は不要であり、変更部分
以外は前機種の信頼性を保ったまま流用できる。その為
、上記ＦＭフロントエンド回路（１）内蔵ＩＣを短期間
で設計できる利点を有する。

さらに、分割領域（１２）を利用することで、相互干渉
を最小限に抑えることができる利点をも有する。

そして、上記ＩＣはＦＭフロントエンド回路（１）の能
動回路素子をも収納できるので、外付部品が少なくて済
み、従って安価で高性能のＦＭ／ＡＭラジオ受信機を構
成できる利点を有する。

【図面の簡単な説明】

第１図及び第２図は本発明を説明する為の平面図、第３
図はマルチプレクスデコーダ回路（６）を示す回路図、
第４図はＦＭフロントエンド回路（１）部分の要部断面
図、第５図は本発明を説明する為の平面図、第６図は本
発明のラジオ受信機を示す回路図、第７図はＦＭ／ＡＭ
チューナ回路を示す回路図である。（１〉はＦＭフロントエンド回路、　（２）は局部発振
回路、　（４）はＦＭ・ＩＦ増幅回路、　（５）はノイ
ズキャンセル回路、（６）はマルチプレクスデコーダ回
路、　（７）はＡＭチューナ回路、　（１２〉（１２ａ
）は分割領域、（１３）はグランドライン、（１７）は
区画ライン、　　（１８）はマット、　　（１９）はグ
ランド電極パッド、　（５４）は同調回路である。

Claims

【特許請求の範囲】

（１）受信周波数信号と局部発振回路の発振周波数信号
とを混合してＲＦ信号からＩＦ信号へ周波数変換するＦ
Ｍフロントエンド回路ブロックと、前記ＩＦ信号を増幅
・振幅制限してステレオコンポジット信号に復調するＦ
Ｍ・ＩＦ増幅回路ブロックと、前記ステレオコンポジッ
ト信号からＬチャンネル、Ｒチャンネルの左右ステレオ
信号を発生させるマルチプレクスデコーダ回路ブロック
と、ＡＭ放送を受信しオーディオ信号を出力するＡＭチ
ューナ回路ブロックと、前記ＦＭフロントエンド回路ま
たはＦＭ・ＩＦ増幅回路とは信号周波数の大きく異なる
回路ブロックとを備え、前記ＦＭフロントエンド回路ブ
ロックを半導体チップ隅部の矩形領域へ配置し、前記矩
形領域の１辺に夫々接して前記ＦＭフロントエンド回路
を取り囲むように前記ＡＭチューナ回路ブロックと前記
信号干渉を生じにくい回路ブロックを配置し、前記ＡＭ
チューナ回路ブロックの１辺と前記信号周波数の大きく
異なる回路ブロックの１辺に接して前記ＦＭフロントエ
ンド回路ブロックの対角線上に位置するように前記ＦＭ
・ＩＦ増幅回路ブロックを配置し、前記ＡＭチューナ回
路ブロックまたは前記信号周波数の大きく異なる回路ブ
ロックのどちらか一方を挾んで前記ＦＭフロントエンド
回路ブロックと対向する位置に前記マルチプレクス回路
ブロックを配置したことを特徴とするＦＭ／ＡＭチュー
ナ用半導体集積回路。
（２）半導体チップの中央を略一直線で延在する分割領
域により前記半導体チップを第１と第２の領域に分割し
、前記分割領域とは直交する方向に電源ラインとグラン
ドラインをペアで延在させた区画ラインを複数本並設す
ることにより前記第１と第２の領域を実質的に同一サイ
ズの複数個の領域に分割して夫々の領域をマットとし、局部発振回路と混合回路を含みＲＦ信号をＩＦ信号へ周
波数変換するＦＭフロントエンド回路ブロックと、前記
ＩＦ信号を増幅・振幅制限ステレオコンポジット信号に
復調するＦＭ・ＩＦ増幅回路ブロックと、前記ステレオ
コンポジット信号からＬチャンネル、Ｒチャンネルの左
右ステレオ信号を発生させるマルチプレクス回路ブロッ
クと、ＡＭ放送を選局しＡＦ信号を出力するＡＭチュー
ナ回路ブロックと、前記ＦＭフロントエンド回路または
ＦＭ・ＩＦ増幅回路とは信号周波数の大きく異なる回路
ブロックとを夫々整数個のマットに納めると共に、前記ＦＭフロントエンド回路ブロックを前記半導体チッ
プの隅部へ配置し、夫々が前記ＦＭフロントエンド回路
ブロックの１辺と夫々接して前記ＦＭフロントエンド回
路を取り囲むように前記ＡＭチューナ回路ブロックと前
記信号周波数の大きく異なる回路ブロックを配置し、前
記ＡＭチューナ回路ブロックと前記信号周波数の大きく
異なる回路ブロックの１辺に接して前記ＦＭフロントエ
ンド回路ブロックの対角線上に位置するように前記ＦＭ
・ＩＦ増幅回路ブロックを配置し、前記ＡＭチューナ回
路ブロックまたは前記信号周波数の大きく異なる回路ブ
ロックのどちらか一方を挾んで前記フロントエンド回路
ブロックと対向する位置に前記マルチプレクス回路ブロ
ックを配置したことを特徴とするＦＭ／ＡＭチューナ用
半導体集積回路。
（３）前記信号周波数の大きく異なるはノイズキャンセ
ル回路であることを特徴とする請求項第１項または第２
項に記載のＦＭ／ＡＭチューナ用半導体集積回路。
（４）請求項第１項または第２項に記載のＦＭ／ＡＭチ
ューナ用半導体集積回路に外付部品を付加したことを特
徴とするラジオ受信機。