JPH024916B2 - - Google Patents

Description

【発明の詳細な説明】

本発明はデータ処理に関し、更に詳細には、複
数のキヤラクタを表示するキヤラクタフオントデ
ータを記憶するための第１の記憶装置を備え、上
記各キヤラクタは上記フオントデータによつて所
定の寸法のビツトマツプとして表示され、上記複
数のキヤラクタは指定された記憶シーケンスに従
つて記憶されるようになつており、更に、上記キ
ヤラクタのうちの予め選定されたものから成る像
を所定のバツクグラウンド領域に可視的に表示す
るための像表示装置と、上記像のビツトマツプ表
示を記憶するための第２の記憶装置と、上記像表
示装置を制御して上記第２の記憶装置内の上記像
の上記ビツトマツプ表示に記憶されたキヤラクタ
フオントデータに従つて上記像を可視的に表示す
るための可視化制御装置とを備えた一般型のデー
タ処理装置に関する。 上述の一般型の一つのデータ処理デイスプレイ
装置が米国特許第4103331号に開示されている。
この装置は、英字アルフアベツト及び種々の数学
記号のような制限されたセツトのキヤラクタフオ
ントを用いるワード処理に関しては良好に稼働す
る。このような制限されたキヤラクタのセツトの
場合には、キヤラクタの全セツトを表現するキヤ
ラクタフオントデータをこの装置のメインメモリ
に記憶させることができる。米国特許第4103331
号に開示されているメインメモリは、従前の低速
の例えばデイスクメモリ及びテープメモリに比べ
てかなり高速のアクセスタイムを有するソリツド
ステート型のランダムアクセスメモリである。 1977年３月25日出願の米国特許出願第781266号
には日本語の文体を処理するように特別に設計し
たデータ処理装置が開示されている。日本語は、
４つの異るキヤラクタのセツト、すなわち、ロー
マ字、平がな、片かな及び漢字の各セツトを複合
して有する文体である。平がな及び片かなの各キ
ヤラクタセツトは個数の点では取扱いに支障は全
くない。すなわち、平がなキヤラクタは46個であ
り、片かなキヤラクタは46個であり、従つてキヤ
ラクタフオントデータの全てを比較的高速アクセ
スのソリツドステート型メインメモリに記憶させ
ることができる。しかし、格段に大きい漢字キヤ
ラクタのセツトの場合にはこのようにはいかな
い。すなわち、漢字キヤラクタは約10000個ある。
この10000個のキヤラクタのうちの使用頻度の大
きいものだけでも例えば3000個あり、これに対し
ては、現用のソリツドステート型メモリのビツト
容量に制限があるために、デイスクのような外部
記憶装置を用いることが必要である。 従つて、米国特許出願第781266号及び米国特許
第4103331号に開示されている装置の一つの欠点
（日本文の処理におけるようなかなり大きなキヤ
ラクタセツトをもつて作動する場合の）は、所要
の外部デイスク記憶装置又は類似装置からのキヤ
ラクタフオントデータのアクセスがかなり遅いと
いうことである。このアクセスタイムの問題は、
デイスクメモリに記憶されているキヤラクタフオ
ントデータが、所望の指定されたデイスプレイシ
ーケンスとは全く異る指定された記憶シーケンス
となつている場合に更に大きくなる。数千個とい
うような個数のキヤラクタのセツトを取扱う場合
には、この指定されたデイスプレイシーケンスに
従つてデイスクメモリからのキヤラクタフオント
データへのアクセスが行なわれるならば、日本文
をフオーマツト化し及びデイスプレイする速度が
大巾に制限されるであろう。 それで、外部のかなり低速アクセスの記憶メモ
リからのキヤラクタフオントデータのアクセスタ
イムを、上記従来の装置のようなワード処理装置
において現在得られるものよりも向上させること
が要望されている。 この要望に応ずるために、本発明にかかる上記
一般型のデータ処理装置はキヤラクタソート装置
を具備する。更に詳細には、本発明データ処理装
置は、上記可視的に表示すべき予め選定されたキ
ヤラクタのうちの少なくとも或るものに対する識
別ラベルデータのリストを記憶するための第３の
記憶装置を備え、上記識別ラベルデータは各キヤ
ラクタのタイプ及びスタイル並びに上記バツクグ
ラウンド領域における該キヤラクタの所望のロケ
ーシヨンを識別し、更に、キヤラクタフオントデ
ータの処理及び取扱いを制御するためのデータ制
御装置を備え、上記データ制御装置は上記第３の
記憶装置内の識別ラベルデータを上記指定された
記憶シーケンスにソートするためのソート装置を
具備しており、更に、上記ソートされた識別ラベ
ルデータに応動して上記第１の記憶装置から上記
指定された記憶シーケンスで上記リスト内の識別
された各キヤラクタに対するキヤラクタフオント
データにアクセスするためのアクセス装置と、ア
クセスした各キヤラクタに対するキヤラクタフオ
ントデータを上記第２の記憶装置内の上記ビツト
マツプ表示に該キヤラクタに対する識別ラベルデ
ータによつて定まるロケーシヨンにロードするた
めのローデイング装置とを備えたことを特徴とす
る。 従つて、第１の記憶装置が例えば磁気デイスク
型メモリで形成されている場合には、キヤラクタ
フオントデータは該キヤラクタが該デイスクに記
憶されている指定されたシーケンスでアクセスさ
れる。これらキヤラクタは該キヤラクタが可視的
に表示される順序、すなわちデイスプレイ又はプ
リントされる順序では上記デイスクからアクセス
されない。その結果、所望のキヤラクタフオント
データを含む各トラツクには１回だけアクセスす
ればよい。すなわち、ヘツドをトラツク上を１回
だけ移動させればよく、これによりデイスクに記
憶されているキヤラクタフオントデータの全体的
アクセスタイムが著しく減少する。日本語処理装
置の場合には、デイスクからの漢字キヤラクタフ
オントデータにアクセスするのに必要な時間は本
発明の上記の「シングルアクセス」の特徴によつ
て大巾に減少する。 本発明の上記及び他の態様及び利点は図面を参
照して行なう以下の詳細な説明から明らかにな
る。 第１図及び第２図に本発明のデータ処理装置を
示す。このデータ処理装置はデータ部１２及び制
御部１４から成る中央処理装置（CPU）１０を
有す。このデータ処理装置はまたメインメモリ１
６及び複数の周辺装置を備えており、これら周辺
装置のいくつかのものは付属のコントローラを有
す。詳述すると、このデータ処理装置は、キーボ
ード１８、付属のデイスク駆動部コントローラ２
２を有するデイスク駆動部２０、付属のデイスプ
レイコントローラ２６を有するデイスプレイ装置
２４、付属のカーソル装置コントローラ２９を有
するカーソル装置２８、付属のROSプリンタコ
ントローラ３２を有するラスタ出力走査型
（ROS）プリンタ３０、及び付属の回路コントロ
ーラ３６を有する通信回路３４を備えている。キ
ーボード１８は符号化してないものであり、別個
のコントローラを必要としない。 情報はメインデータ転送バス３８によつて
CPU１０のデータ部１２へ及びこれから転送さ
れる。この実施例の処理装置１０は16ビツトの並
列データを取扱うように設計されており、従つて
バス３８は16本の並列ラインから成つている。デ
ータバス３８はCPUデータ部１２のほかに、駆
動部及びパリテイ回路４０並びに32ビツト・メモ
リデータバス４２を介してメインメモリ１６にも
接続されている。更に、データバス３８はデイス
ク駆動部コントローラ２２、デイスプレイコント
ローラ２６、カーソル装置コントローラ２９、
ROSプリンタコントローラ３２及び回路コント
ローラ３６、並びにキーボード１８に接続されて
いる。 従つて、情報は上記キーボードからデータバス
３８上に直接に与えられる。他方、デイスク駆動
部２４、カーソル装置２８、ROSプリンタ３０
及び通信回路３４はいずれも周辺装置であり、情
報はこれら装置へ及びこれら装置からそれぞれの
コントローラ２２，２６，２９，３２及び３６に
よつて及びこれらを介して転送される。すなわ
ち、適当なバス４４がデイスク駆動部２０とその
コントローラ２２との間に接続されており、バス
４６がデイスプレイ装置２４とそのコントローラ
２６との間に接続されており、バス４７がカーソ
ル装置２８とそのコントローラ２９との間に接続
されており、バス４８がROSプリンタ３０とそ
のコントローラ３２との間に接続されており、バ
ス５０が通信回路３４とそのコントローラ３６と
の間に接続されている。バス４４，４６，４７，
４８及び５０を通じて転送される信号の多くのも
のの性質及び構成を次に説明する。 デイスク駆動部コントローラ２２、デイスプレ
イコントローラ２６及び回路コントローラ３６は
いずれも、CPU１０によつて行なわれるべき１
つ又はそれ以上のサービスを必要とする時に、１
つ又はそれ以上のタスクリクエスト信号を「ウエ
ークアツプ」コマンドの形式で発生することがで
きる。カーソル装置コントローラ２９及びROS
プリンタコントローラ３２はタスクリクエストを
使用しない。デイスク駆動部コントローラ２２は
２つのリクエスト信号、すなわちKSEC（デイス
クセクタタスク）及びKWD（デイスクワードタ
スク）を発生することができる。これらの信号は
それぞれのタスクリクエストライン５２を通じて
CPU制御部１４に加えられる。デイスプレイコ
ントローラ２６はデータのデイスプレイに関連す
る３つのタスクリクエスト信号、すなわちDWT
（デイスプレイワードタスク）、DHT（デイスプレ
イ水平タスク）及びDVT（デイスプレイ垂直タス
ク）を発生することができ、これら信号はそれぞ
れのタスクリクエストライン５２を通じてCPU
制御部１４に加えられる。更に、上記デイスプレ
イコントローラはCURT（カーソルタスク）タス
クリクエスト信号を周期的に発生し、CPU１０
をエネーブルしてカーソルデータの取扱いに関連
するプログラムルーチンを実行させる。回路コン
トローラ３６は単一のタスクリクエスト信号、す
なわちNET（ネツトワークタスク）を発生するこ
とができ、この信号はそのライン５２を通じて
CPU制御部１４に加えられる。 他のタスクリクエスト信号はCPU１０内で発
生される。この信号はMPT（メインプログラムタ
スク）、MRT（メモリリフレツシユタスク）及び
PART（パリテイタスク）である。上記MPTタ
スクリクエスト信号はCPU制御部１４に記憶さ
れているメインマイクロプログラムルーチンに関
連するものであり、常に真である。すなわち、上
記メインマイクロプログラムルーチンが常にサー
ビスを要求している。上記MRTタスクリクエス
ト信号は38.08μs毎に真となり、メインメモリ１
６に記憶されている情報をリフレツシユする。上
記PARTタスクリクエスト信号は、パリテイエ
ラーがパリテイ回路４０によつて検出されるたび
毎に、真となる。 要求されたサービスに関するインストラクシヨ
ンをCPU１０が何時実行しているかをコントロ
ーラ２２，２６及び３６の各々に知らせるため
に、制御部１４は後述する手段を含んでおつて、
「タスクアクテイブ」状態信号を上記コントロー
ラに送り返すようになつている。これらタスクア
クテイブ信号は、第２図に示すように、制御部１
４からライン５４を介してコントローラ２２，２
６及び３６に加えられる。２本のタスクアクテイ
ブライン５４がデイスク駆動コントローラ２２に
接続されており（KSECタスク及びKWDタスク
に関連するもの）、４本のタスクアクテイブライ
ンがデイスプレイコントローラ２６に接続されて
おり（DWTタスク、DHTタスク、DVTタスク
及びCURTタスクに関連するもの）、そして１本
のタスクアクテイブライン５４が回路コントロー
ラ３６に接続されている（NETタスクに関連す
るもの）。 CPU１０、特にその制御部１４について詳述
すると、一般に、制御部１４はインストラクシヨ
ンをデータ部１２に与えて実行させる。更に、制
御信号の形式のインストラクシヨンがそれぞれの
制御ライン５６を通じて種々の入・出力（Ｉ／
Ｏ）コントローラ２２，２６，２９，３２及び３
６に加えられて該コントローラによつて実行され
る。上記インストラクシヨンは特定のシーケンス
またはルーチンに従つて送られて実行され、サー
ビスされるべき特定のタスクに対して識別され
る。上記制御部は後述する手段を含んでおつて、
制御部１４に加えられる複数のウエークアツプタ
スクリクエスト信号のうちのどれが最高の現在優
先順位値を有しているかを測定するようになつて
いる。詳述すると、サービスされるべき複数のタ
スクの各々には独自の優先順位値が予め割当てら
れている。すなわち、デイスプレイコントローラ
２６に対して要求されるサービスの実行は回路コ
ントローラ３６に対して要求されるサービスの実
行よりも高い優先順位である。制御部１４はサー
ビスされるべき最高の現在タスクに関連するイン
ストラクシヨンをデータ部１２及びそれぞれの
Ｉ／Ｏコントローラへ送つて実行させる。 上に示すように、カーソル装置コントローラ２
９及びROSプリンタコントローラ３２から供給
されるタスクリクエスト信号はない。そして、カ
ーソル情報の処理に関連するプログラムルーチン
はデイスプレイコントローラ２６が発生する
CURTタスクリクエスト信号に応動して処理さ
れる。プリンテイングタスクはオペレータがキー
ボード１８のコマンドキーを押すことによつて開
始される。これにより、多数の選択可能なコマン
ドがデイスプレイ装置２４上にキートツプ領域９
６（第６図）内にデイスプレイされる。上記コマ
ンドの一つはプリントコマンドであり、このプリ
ントコマンドは上記キートツプ領域内の該プリン
トコマンドのロケーシヨンに対応するキーボード
１８のキーを打つことによつて選択される。これ
についての詳細は第６図を参照して後で説明す
る。しかし、ここでは、キーボード１８によつて
発生するプリントコマンド信号がCPU１０によ
つて「プリントタスクリクエスト」として翻訳さ
れ、次いで上述の仕方でサービスされるというこ
とを述べておく。 第１２図について更に詳述すると、CPU１０
の制御部１４は優先順位エンコーダ１５８を含ん
でおり、このエンコーダのタスクリクエスト入力
端子はＩ／Ｏコントローラ２２，２６及び３６か
らの種々のタスクリクエストライン５２、並びに
デコーダ１６０からの種々の出力ライン１６２に
接続され、上述した内部で発生したタスクリクエ
スト信号、例えばMRTを受信するようになつて
いる。タスクリクエスト信号MPTはメインプロ
グラムをサービスすることを要求するものであ
り、接地ライン１６４で明らかであるように、常
に真（低）である。従つて、メインプログラムは
常にサービスを要求している。優先順位エンコー
ダ１５８は、該エンコーダ１５８に入力として現
在加えられている最高優先順位のウエークアツプ
タスクリクエスト信号に関してマルチビツト制御
信号を複数のライン１６６のそれぞれに発生する
ための回路（図示せず）を含んでいる。優先順位
エンコーダ１５８は更に他の入力端子を有し、初
期化回路１７０からのライン１６８上のリセツト
（RESET）信号を受信するようになつている。
これについては後で詳述する。 さて、ライン１６６上に発生した制御信号はカ
レントタスクレジスタ１７２のそれぞれの入力端
子に加えられ、上記レジスタはこの制御信号に応
動してマルチビツトアドレス信号を発生し、この
アドレス信号は、ビツト並列フオーマツトの状態
で、レジスタ１７２からアドレスメモリ１７６の
それぞれの入力端子への複数のラインのそれぞれ
に加えられる。アドレスメモリ１７６は、好まし
くは複数のマルチビツトレジスタ（図示せず）の
それぞれで形成される複数の記憶ロケーシヨンを
含んでいる。好ましくは、アドレスメモリ１７６
内には、上述したようにCPU１０によつて実行
され得る複数のタスクと等しくてこれらとそれぞ
れ関連する多数のレジスタがある。アドレスメモ
リ１７６内の各レジスタは、ライン１７４上でカ
レントタスクレジスタ１７２からこれに加えられ
るアドレス信号によつて形成される独自のマルチ
ビツトコードによつてアドレスされる。 この実施例においては、アドレスメモリ１７６
内のレジスタの各々は、マイクロインストラクシ
ヨンメモリ１７８に記憶されている実行可能なマ
イクロインストラクシヨンの次のアドレスを記憶
することができる。この点で、上記複数のアドレ
スメモリレジスタの各々は、インストラクシヨン
メモリ１７８に記憶されている対応のマイクロイ
ンストラクシヨンに関してサービスされるべきそ
れぞれのタスクに対するプログラムカウンタであ
ると考えることができる。 メモリ１７８に記憶されている各インストラク
シヨンは、アドレスメモリ１７６からアドレスラ
イン１８０上に加えられる対応のアドレス信号に
応動してアクセスされる。この各インストラクシ
ヨンは、好ましくは22ビツトから成るインストラ
クシヨンフイールド、及び好ましくは10ビツトか
ら成る次のアドレスフイールドを含む。このイン
ストラクシヨンフイールドはライン１８４を介し
てインストラクシヨンレジスタ１８２にロードさ
れ、次いで適当なデコーダ１６０を介してCPU
１０のデータ部１２に加えられる。デコードされ
たこれらインストラクシヨンの或るものはまた
Ｉ／Ｏコントローラ２２，２６及び３６へ送られ
る。上記次のアドレスフイールドはアドレスメモ
リ１７６内の現在アドレスされているレジスタへ
ライン１８６を介して送り返される。このように
して、メモリ１７６内の複数のレジスタの各々
は、サービスされるべき特定のタスクに従つて実
行されるためにインストラクシヨンメモリ１７８
に記憶されている次のマイクロインストラクシヨ
ンのアドレスを常に含んでいる。 上記の各マイクロインストラクシヨンの22ビツ
ト・インストラクシヨンフイールドの一部は種々
の特別の機能をなすようになつており、その或る
ものは制御ライン１８８を介してＩ／Ｏコントロ
ーラ２２，２６及び３６にそれぞれ加えられて該
コントローラを制御し、また或るものは制御ライ
ン１９０を介してアドレス修飾回路１９２に加え
られてブランチされる。この実施例においては、
各マイクロインストラクシヨンのインストラクシ
ヨンフイールド内に４ビツト特別機能「サブフイ
ールド」があり、形成できる16個の４ビツト・コ
ードのうちの２個はそれぞれ「タスク」
（TASK）機能及び「ブロツク」（BLOCK）機能
を表わす。アクセスされたインストラクシヨンの
TASK信号成分は、デコーダ１６０のうちの適
当な一つによつてデコードされると、ライン１９
４を介してカレントタスクレジスタ１７２に加え
られてこれをエネーブルし、サービスを要求して
いる現在の最高優先順位タスクを表わすアドレス
信号をロードさせる。このアドレス信号は次いで
アドレスメモリ１７６に加えられる。デコードさ
れたBLOCK信号は他のライン１９４を介してカ
レントタスクレジスタ１７２に加えられてこれを
デイスエーブルする。 カレントタスクレジスタ１７２の出力端子に与
えられているマルチビツトアドレス信号は、ライ
ン１７４を介してアドレスメモリ１７６に加えら
れるほかに、更にライン１９６を介してタスクア
クテイブデコーダ１９８にも加えられる。デコー
ダ１９８はレジスタ１７２のアドレス信号出力に
応動し、サービスされるべき現在の最高優先順位
タスクに応じて、上述した複数のTASK−
ACTIVE信号の一つをそれぞれのライン５４上
に発生する。デコーダ１９８は遅延回路を含んで
おり、それぞれのＩ／Ｏコントローラへの
TASK−ACTIVE信号を処理装置の１クロツク
サイクルだけ遅延させる。このようにして、適当
するTASK−ACTIVE信号が、サービスされる
べきタスクに関連するインストラクシヨンの実行
に対応する時間に発生させられる。 制御部１４は第１２図に示すようにまたクロツ
ク発生器２００を含んでおつて適当するクロツク
（CLOCK）信号を発生し、この信号を、ライン
２０２を介してカレントタスクレジスタ１７２
に、ライン２０４を介してタスクアクテイブデコ
ーダ１９８に、ライン２０６を介してアドレスメ
モリ１７６に、及びライン２０８を介して初期化
回路１７０に加える。 第１２図について更に説明すると、初期化回路
１７０は、オペレータがこの装置をターンオンす
る時に発生するスタート（START）信号に応動
する。このSTART信号を受信すると、回路１７
０内の普通の回路がRESET信号を発生し、この
RESET信号は、ライン１６８を介して優先順位
エンコーダ１５８に、ライン１２０を介してカレ
ントタスクレジスタ１７２に、ライン２１２を介
してタスクアクテイブデコーダ１９８に、ライン
２１４を介してインストラクシヨンメモリ１７８
に、ライン２１６を介してインストラクシヨンレ
ジスタ１８２及びデコーダ１６０に、並びにライ
ン２１８を介してアドレス修飾回路１９２に加え
られる。RESET信号を受信すると、制御部１４
の種々の構成素子がリセツトされる。 初期化回路１７０は、START信号に応動して
またマルチビツト初期化アドレス信号を複数のラ
イン１２０のそれぞれに発生する。この実施例に
おいては、16個の可能なタスク及び関連のレジス
タがアドレスメモリ１７６内にある。従つて、上
記の初期化アドレス信号は４ビツト信号であり、
この信号は当初は零、すなわち0000であり、ライ
ン２０８に加わるCLOCK信号パルスの速度で１
つずつ増加させられる。上記のRESET信号は16
サイクル、すなわち16個のCLOCK信号パルスの
間中保持され、この時に、ライン１２０上の上記
初期化アドレス信号が零（0000）から14（1111）
に増加する。初期化中のカレントタスクレジスタ
１７２のアドレス信号出力は上記初期化アドレス
信号に一致する。初期化中に、カレントタスクレ
ジスタ１７２のアドレス信号出力は、初期化回路
１７０からのRESET信号によつてエネーブルさ
れるANDゲート２２２を介して、アドレスメモ
リ１７６に加えられる。このようにして、アドレ
ス信号（0000）はアドレスメモリ１７６内のレジ
スタ番号零にロードされ、アドレス信号１（0001）
はレジスタ番号１にロードされ、以下同様にロー
ドされる。このプロセスにより、上記アドレスメ
モリは、該メモリ内の種々のレジスタをそれぞれ
のスタート値にセツトすることによつて初期化さ
れる。 CPU制御部１４の上記以外の詳細については、
要すれば、米国特許第4103330号を参照されたい。 次に第１３図について説明すると、CPU１０
のデータ部１２は、好ましくは、１対の32ワー
ド・レジスタフアイル（Ｒレジスタフアイル２２
４及びＳレジスタフアイル２２６）のような多数
の16ビツト・レジスタ、及び多数の１ワード・レ
ジスタ（Ｔレジスタ２２８、Ｌレジスタ２３０、
Ｍレジスタ２３２、メモリアドレスレジスタ
（MAR）２３４及びインストラクシヨンレジス
タ（IR）２３６）を含む。データ部１２はまた
演算ロジツク装置（ALU）２３８、１対のマル
チプレクサ２４０及び２４２、PROM２４４、
シフタ２４６、定数メモリ２４８並びにメインメ
モリデコード及び制御回路２５０を含んでいる。 第１３図に示すように、マルチプレクサ２４２
は、データバス３８に接続されて該バスからデー
タを受信するための第１のデータ入力端子、及び
ALU２３８の出力端子に接続された第２のデー
タ入力端子を有す。マルチプレクサ２４２の制御
入力端子はPROM２４４の出力端子に接続され
て該マルチプレクサを制御するようになつてお
り、もつてそのデータ入力がその出力端子におい
て加えられるようになつている。マルチプレクサ
２４２の出力端子はＴレジスタ２２８に接続され
ている。上記Ｔレジスタのロード制御は制御部１
４からの制御信号によつて行なわれ、Ｔレジスタ
２２８の出力端子はALU２３８に接続されてい
る。ALU２３８はPROM２４４の出力によつて
16個の可能な演算及びロジツク機能に制限され
る。PROM２４４はCPU１０の制御部１４から
の４制御ラインによつて制御される。ALU２３
８の出力端子は、Ｌレジスタ２３０、Ｍレジスタ
２３２及びMAR２３４の各入力端子に、及び、
上述したように、マルチプレクサ２４２に接続さ
れている。 Ｌレジスタ２３０のロード制御出力端子はＭレ
ジスタ２３２の第２の入力端子に接続され、これ
へのデータのローデイングを制御するようになつ
ており、Ｌレジスタ２３０の第２の反転出力端子
はシフタ２４６の反転入力端子に接続されてい
る。このシフタは１桁及び８つのサイクルずつ左
及び右にシフトすることができる。Ｌレジスタ２
３０のロード制御は制御部１４から加えられるロ
ード制御信号によつて行なわれる。シフタ２４６
の出力端子はＲレジスタフアイル２２４の反転デ
ータ入力端子に接続されており、Ｍレジスタ２３
２の出力端子はＳレジスタフアイル２２６の反転
データ入力端子に接続されている。レジスタフア
イル２２４及び２２６の出力端子はいずれもデー
タバス３８に接続されている。シフタ２４６の
種々の機能は制御部１４からの制御信号によつて
制御される。レジスタフアイル２２４及び２２６
はまたマルチプレクサ２４０の出力端子から制御
信号を受信し、制御部１４からのアドレス制御信
号によつてアドレスされる。マルチプレクサ２４
０は、それ自体、制御部１４からの種々の入力制
御信号を受信する。 MAR２３４はその出力端子をメモリアドレス
バス８０に接続させており、16ビツト・アドレス
信号をメインメモリ１６に加えるようになつてい
る。更に、この16ビツト・アドレス信号はデコー
ド及び制御回路２５０に加えられ、この回路は制
御信号をライン８２を介してメインメモリ１６に
加える。これら制御信号は、メインメモリに記憶
されている16ビツト値が32ビツト・メモリデータ
バス４２を介して駆動部及びパリテイ回路４０に
転送される仕方と関連する。 インストラクシヨンレジスタ２３６はエミユレ
ータマイクロコードルーチンによつて使用され、
現在エミユレートされているマイクロインストラ
クシヨンを保持する。従つて、IR２３６の入力
端子は、16ビツト出力端と同じように、データバ
ス３８に接続されている。更に、上記16ビツト出
力端子の種々の出力ビツト（１〜４）は出力ライ
ンを介してマルチプレクサ２４０に接続される。
最後に、定数メモリ２４８は、好ましくは、任意
定数を保持する16ビツトPROMによる256ワード
である。この定数メモリの出力端子は、図示のよ
うに、データバス３８に接続されており、制御部
１４からの制御信号によつてアドレスされる。 データ部１２の従来の代替例の詳細については
米国特許第4103331号及び第4148098号を参照され
たい。 次に、第３図を参照してメインメモリ１６につ
いて詳細に説明する。メモリ１６は、好ましく
は、65536個の16ビツト・ワードを記憶できる
850μsエラー補正半導体メモリである。メモリ１
６の第１のセクシヨン６０は、デイスプレイ装置
２４にデイスプレイすべき像のビツトマツプ表
示、又はROSプリンタ３０にプリントすべき像
もしくは頁の「スライス」またはセグメントを形
成及び記憶することができる。このスライスはそ
の方向が長さ方向であつても巾方向であつてもよ
いが、巾方向であるのが望ましい。この実施例に
おいては、プリンタ３０の分解能力はデイスプレ
イ装置２４の分解能力よりも格段に大きい。従つ
て、ビツトマツプデータセクシヨンすなわち上記
第１のセクシヨン６０にプリントすべき一つの頁
に対する全ビツトマツプを開設することはできな
い。それで、プリントすべき一つの頁に対するビ
ツトマツプをデイスク駆動部２０内のデイスク上
に開設し、次いでこれを、各々が所定のビツト数
の長さである巾方向スライスへ転送する。これを
スライスをメモリ１６へ、そして次いでROSプ
リンタコントローラ３２へ１スライスずつ転送す
る。これについては後で詳細に説明する。 メインメモリ１６の第２のセクシヨン６２は
「デイスプレイ制御ブロツク」及び「デイスクコ
マンドブロツク」を記憶するようになつている。
これら両ブロツクを「DCB」と総称する。DCB
の目的については、デイスプレイコントローラ２
６及びデイスク駆動コントローラ２２の説明と関
連して後で説明する。 メインメモリ１６の第３のセクシヨン６４は、
第１のセツトのキヤラクタ、すなわち「小さな」
キヤラクタに対するキヤラクタフオントデータを
記憶してデイスプレイするようになつている。こ
れらの小さなデイスプレイキヤラクタは、好まし
くは、ローマ字、片かな及び平がなの各キヤラク
タのサブセツトから成るものであり、各キヤラク
タは、望ましくは、７×７のビツトマツプマトリ
ツクスで形成される。更に、この比較的小さいス
ケール及び漢字キヤラクタサブセツトの複雑さの
ために、予め定めた７×７のビツトマツプマトリ
ツクスパターンから成る単一の「ダミー」漢字キ
ヤラクタを上記小さなデイスプレイキヤラクタの
セツトに包含させる（第６図に番号６５で示すキ
ヤラクタを参照）。望ましくは、小さなデイスプ
レイキヤラクタだけを上記デイスプレイ装置上の
第１の頁のデイスプレイ領域６６にデイスプレイ
し、頁フオーマツト化の目的等に使用する。これ
については第６図を参照して後で詳述する。 メインメモリ１６の第４の記憶セクシヨン６８
は１対のデータバツフア７０及び７２（第９図な
いし第１１図）を形成する。これらデータバツフ
アの目的は、デイスク駆動部コントローラ２２か
ら大きなデイスプレイキヤラクタの「ストライ
ク」を受入れ、各ストライク内のキヤラクタのう
ちの選定されたものを、ビツトマツプデータセク
シヨン６０へ送ることである。データバツフア７
０及び７２を制御する仕方については後で説明す
る。しかし、ここでは、大きなデイスプレイキヤ
ラクタのセツトが、ローマ字、片かな、平がな及
び全漢字の各キヤラクタのサブセツトを含んでい
るということを述べておく。各キヤラクタは巾18
ビツト、高さ20ビツトのフオントデータビツトマ
ツプマトリツクスで形成される。更に、各キヤラ
クタのストライクは512個の16ビツト・ワード、
従つて22個のキヤラクタから成る。望ましくは、
大きなデイスプレイキヤラクタだけを第２のテキ
ストデイスプレイ領域７４（第６図）にデイスプ
レイする。これは、開設しつつある全頁の拡大部
分を形成するものであり、編集及び視察の目的に
使用される。これについても第６図を参照して後
で詳述する。 メインメモリ１６の第５のセクシヨン７６は１
対のビツトマツプ生成制御リストを形成する。こ
れらリストの１つはデイスプレイ用であり、他の
１つはプリント用である。デイスプレイビツトマ
ツプ発生制御リストの一例を第８図に示す。一般
には、デイスプレイのためのビツトマツプ生成制
御リストはデイスプレイすべき全ての大きなデイ
スプレイキヤラクタのリストからなる。かかる各
キヤラクタは12ビツト・キヤラクタコードによつ
てリストされ、該コードは、このキヤラクタ及び
そのセツト（大きなデイスプレイ）及びサブセツ
ト（平がな、片かな、等）並びにそのスタイル
（太字体、斜字体、等）を決定する。更に、この
リスト内の各キヤラクタに対して、該キヤラクタ
がデイスプレイビツトマツプ内に配置されるべき
ｘ及びｙの各座標値が与えられる。好ましくは、
ｘ及びｙの各座標値は、大きな各デイスプレイキ
ヤラクタを形成する巾18ビツト、高さ20ビツトの
ビツトマツプマトリツクスの左上の隅部を決定す
るものである。これについては第７図及び第８図
を参照して後で詳述する。しかし、ここでは、デ
イスプレイリストに含まれている情報を用いて、
デイスク駆動部２０に含まれているデイスクメモ
リから大きなデイスプレイキヤラクタに対するキ
ヤラクタフオントデータにアクセスするというこ
とを述べておく。このデータは次いでデータバツ
フア７０及び７２にロードされてビツトマツプデ
ータセクシヨン６０内の適当するロケーシヨンに
最終的に記憶され、次いでデイスプレイのために
用いられる。 メインメモリ１６のセクシヨン７６内に形成さ
れる他のビツトマツプ生成制御リストはプリント
用である。このリストは基本的には上述と同じで
ある。しかし、このリストは、その時開設しつつ
あるプリントビツトマツプデータの特定のスライ
スに包含すべきプリントキヤラクタをリストす
る。ここで、プリントのための完全なビツトマツ
プは、上述したように、１スライスずつデイスク
メモリ上に配置して形成される。後で説明するよ
うに、プリントキヤラクタは、好ましくは、その
各々を高さ32ビツト、巾32ビツトのキヤラクタフ
オントデータビツトマツプで形成する。このプリ
ントキヤラクタフオントデータはデイスクメモリ
に記憶され、好ましくはローマ字、平がな、片か
な及び漢字の各キヤラクタの全セツトを含む。プ
リントビツトマツプデータの各スライスがビツト
マツプデータセクシヨン６０に形成され、次いで
プリントのために使用されるにつれて、該スライ
スはデイスクメモリ内に転送される。次いで、新
たなプリントビツトマツプ生成制御リストが開設
され、次の隣接するプリントビツトマツプのスラ
イスを形成する。完全なプリントマツプがデイス
クメモリ上に形成及び記憶されたら、このプリン
トマツプは１スライスずつビツトマツプデータセ
クシヨン６０へ再転送され、そしてそこから
ROSプリンタコントローラ３２へ再転送され、
ROSプリンタ３０への直列出力となる。プリン
ト中は、デイスプレイ装置２４をブランクにして
おかなければならない。すなわち、唯１つのビツ
トマツプデータセクシヨン６０だけが用いられる
からであり、また、メモリ速度を増すためであ
る。明らかに解るように、追加のメインメモリ記
憶スペースが設けられておれば、別個のデイスプ
レイ及びプリントビツトマツプの記憶セクシヨン
を形成できる。 メインメモリ１６の第６のそして最後のセクシ
ヨン７８が他のデータ及びプログラムの記憶のた
めに割付けられている。特に、本発明のデータ処
理装置に関連するプログラムルーチンをデイスク
駆動部２０からセクシヨン７８にロードして
CPU１０によつて最終的に実行する。 第２図及び第３図に示すように、メインメモリ
１６は、CPU１０のデータ部１２からアドレス
バス８０へ与えられる16ビツト・アドレス信号に
よつてアドレスされる。更に、適当するメモリ制
御信号がライン８２を介してデータ部１２から上
記メインメモリに加えられる。これらの制御信号
は、読出し動作中に２つの16ビツト・ワードを32
ビツト・メモリデータバスに与えて駆動部及びパ
リテイ回路４０に適用するための仕方、及び、書
込み動作中に、回路４０からメモリデータバス４
２に与えられた32ビツト複合ワードを分離してメ
インメモリ１６に記憶させるための仕方を決定す
る。バス８０上のアドレス信号は、各16ビツト・
ワードを記憶させ又は検索すべきロケーシヨンを
制御する。好ましいメインメモリ１６についての
上記以外の詳細については米国特許第4103331号
及び第4148098号に開示されている。 以上においてメインメモリ１６の種々の記憶セ
クシヨンについて説明したが、次に第４図を参照
してデイスクメモリ８４について説明する。この
実施例においては、デイスク駆動部２０はダイア
ブロ（Diablo）モデル３１又はモデル４４のデ
イスク駆動装置から成る。この駆動装置はいずれ
もデイスクメモリ８４を内蔵する着脱式デイスク
カートリツジ（図示せず）を収容することができ
る。通例のように、デイスク駆動部２０はデイス
クメモリ８４の両面からデータを読出し及びこれ
にデータを書込むための手段を含んでいる。好ま
しくは、上記デイスクメモリの各面には12個のセ
クタ及び406本までのトラツクがある。 説明の便宜上、第４図においてはデイスクメモ
リ８４を第３図のメインメモリ１６と同じ形式で
示してある。しかし、16ビツト・ワードが並列に
アクセスされるメインメモリ１６と異なり、16ビ
ツト・ワードはデイスクメモリ８４からは１ビツ
トずつ直列にアクセスされる。従つて、デイスク
メモリ８４の５つの基本セクシヨンの形成に際し
ては、これらセクシヨンのデータ内容を該デイス
クの２つの記憶面上の識別可能トラツクの識別可
能セクシヨンに直列に記憶させる。 第４図に示すように、デイスクメモリ８４の第
１の記憶セクシヨン８６は、ROSプリンタ３０
によつてプリントされるべきテキストの頁の完全
なビツトマツプを記憶するようになつている。こ
の頁は上述したプリントキヤラクタから成つてい
る。すなわち、各プリントキヤラクタは32ビツト
×32ビツトのキヤラクタフオントマトリツクスで
形成されている。前述したように、各プリントキ
ヤラクタに対するビツトマツプマトリツクスを表
現するキヤラクタフオントデータはデイスクメモ
リ８４の第２のフオントデータ記憶セクシヨン８
８内に形成され、そしてローマ字、平がな、片か
な及び漢字の各サブセツトのキヤラクタを含む。
プリントビツトマツプはメインメモリ１６のビツ
トマツプデータセクシヨン６０に１スライスずつ
開設され、次いで上記デイスクメモリのプリント
ビツトマツプセクシヨン８６へ転送され、メイン
メモリのビツトマツプデータセクシヨン６０及び
メインデータ転送バス３８を介してROSプリン
タコントローラ３２に最終的に適用される。 プリントキヤラクタデータはフオントデータ記
憶セクシヨン８８に512個の16ビツト・ワードの
「ストライク」として記憶される。従つて、32×
32のビツトマツプマトリツクスにより、各ストラ
イク内には８つのプリントキヤラクタがある。望
ましくは、６つのストライクを各トラツクに記憶
させ、各ストライクは２つの隣接セクタを占め
る。データのアクセスを容易ならしめるために、
予め定めた指定の記憶シーケンス（例えば、Ａ、
Ｂ、Ｃ、Ｄ…）でプリントキヤラクタデータを記
憶させ、各ストライクに番号を付す。次いで、こ
の実施例においては、ストライク０〜５番をデイ
スクの一つの面上の１つのトラツクに記憶させ、
ストライク６〜11番をデイスクの他の面上の上記
トラツクと対応のトラツクに記憶させ、ストライ
ク12〜17番をデイスクの上記第１の面上の隣接ト
ラツクに記憶させ、以下同様に行なう。 デイスクメモリ８４の第３の記憶セクシヨン９
０は、大きなデイスプレイキヤラクタの各々を形
成する巾18ビツト×高さ20ビツトのビツトマツプ
マトリツクスを記憶するようになつている。ま
た、この大きなデイスプレイキヤラクタのフオン
トデータは512ワードを有する各ストライクによ
つて記憶される。すなわち、ストライク当り22キ
ヤラクタがある。ストライクをデイスク面に記憶
させる仕方は、好ましくは上記プリントキヤラク
タストライクに対する仕方と同じである。前に述
べたように、大きなデイスプレイキヤラクタのセ
ツトは、好ましくは、完全なローマ字、平がな、
片かな及び漢字の各キヤラクタのサブセツトを含
む。 第４図について更に説明すると、デイスクメモ
リ８４の第４の記憶セクシヨン９２は種々の「テ
キストフアイル」を記憶するようになつている。
これらのフアイルは開設される各ドキユメントを
表わすデータを含む。各ドキユメントは予め定め
た頁数から成つており、テキストフアイル内で予
め定めたコードによつて識別される。ドキユメン
トの各頁はテキストフアイル内で番号によつて識
別される。頁の情報内容はテキストフアイル内で
キヤラクタ識別リストによつて識別される。各頁
の各キヤラクタ（例えば大きなデイスプレイキヤ
ラクタというような特定のセツトのキヤラクタで
はない）はリスト内でその12ビツト識別コードに
よつて識別される。更に、リストは頁上のキヤラ
クタの相対位置についてのデータを含む。テキス
トフアイル内の各頁に対するリストをCPU１０
によつて読出し及び翻訳し、データをデイスプレ
イするか又はプリントするかに応じて、デイスプ
レイビツトマツプ生成制御リスト（第８図）又は
プリントビツトマツプ生成制御リストを生成する
ことができる。前に述べたように、かかるリスト
はいずれもメインメモリの記憶セクシヨン７６
（第３図）に形成される。 デイスクメモリ８４の第５のそして最後の記憶
セクシヨン９４は、例えば第１図及び第２図の装
置のデータ処理動作を実行するためのメインプロ
グラムのような他のデータ及びプログラムを含
む。前に述べたように、このプログラムは、
CPU１０にこのプログラムを実行させたい場合
に、メインメモリ１６の記憶セクシヨン７８にロ
ードされる。 次に第５図を参照してキーボード１８について
詳細に説明する。前に述べたように、キーボード
１８は好ましくは符号化してないものであり、第
５図に示す68個のキーのうちの63個の各々はこれ
を押すと、63本の出力ラインのうちの対応する１
つのラインに信号を発生するようになつている。
残りの５つのキーの各々は、上記元の63個のキー
のうちの関連の１つとともに、第64番目の出力ラ
インに信号を発生するようになつている。従つ
て、68の出力状態が68ビツト出力上に形成され
る。そして、このキーボードからの64ビツト出力
が、データバス３８を介して、メインメモリ１６
（第３図）の記憶セクシヨン７８内の予め割当て
してある記憶ロケーシヨンに直接に加えられる。
この64ビツト出力は、実際上、４つの16ビツト・
ワードとして加えられ、好ましくは４つの相隣接
する記憶ロケーシヨンに記憶される。この64ビツ
ト出力値は次いでプログラム制御の下でCPU１
０によつて周期的にサンプルされる。詳述する
と、キーを押すたび毎にその対応の出力ラインが
真（二進数０）となる。他の全ての出力ラインは
偽（二進数１）となつている。CPU１０は各サ
ンプル期間中にこれをプログラム制御の下で検出
し、真の信号を、押したキーを表わす12ビツト・
コードにエンコードする。 第５図に示すように、キーボード１８は、標準
の英字（ローマ字）アルフアベツト及び数字のキ
ヤラクタセツト並びに平がなキヤラクタセツトの
キヤラクタを含む一群のキヤラクタキーを有す。
４つの追加のキヤラクタキーが平がなキヤラクタ
を含んでおり、従つてこのキヤラクタセツトは48
個のキヤラクタを含み、そして上記標準のローマ
字キヤラクタは44個だけのキヤラクタを含んでい
る。上記のキヤラクタキーのほかに、次に示す
種々の機能キー及びコマンドキーがある。

【表】 ラクタキー及び平がなのみのキヤ
ラクタキーは全て平がなキヤラク
タとしてエンコードされる。

【表】 再び第２図を参照してデイスプレイ装置２４及
びデイスプレイコントローラ２６について詳細に
説明する。このデイスプレイ装置は、好ましく
は、標準の875線ラスタ走査型TVモニタのよう
な標準のCRTデイスプレイ装置であり、メイン
メモリ１６の記憶セクシヨン６０に形成されたデ
イスプレイビツトマツプから１秒当り60フイール
ドの速度でリフレツシユされる。デイスプレイ装
置２４は、好ましくは、水平方向606個のデイス
プレイ点（ピクセル）及び垂直方向808個のピク
セル、すなわち総数で489648個のピクセルを含
む。 デイスプレイコントローラ２６は、メインメモ
リ１６のビツトマツプ記憶セクシヨン６０とデイ
スプレイ装置２４との間の像データの転送を取扱
う。像データをデイスプレイ装置上に表示する基
本的な仕方としては、一連りの16ビツト・ワード
をメインメモリの記憶セクシヨン６０内のデイス
プレイビツトマツプから引き出し、次いで、ビデ
オ信号となるビツトを直列に抽出する。この直列
ビデオビツトをバス４６を介してデイスプレイ装
置２４に加える。各走査線はデイスプレイビツト
マツプの38個の16ビツト・ワードから成る。実際
のデイスプレイはメインメモリ１６の記憶セクシ
ヨン６２内の１つ又はそれ以上のデイスプレイ制
御ブロツク（DCB）によつて形成される。基本
的には、各DCBは、デイスプレイの分解能、マ
ージン及び正・負の特性を決めるデータを含む。
更に、２つ以上のDCBを用いてデータをデイス
プレイする場合は、これらDCBをメインメモリ
１６内の予め定めたロケーシヨンから始めて互い
にリンクさせる。このロケーシヨンはメインメモ
リのセクシヨン７８内にあり、そしてこのチエイ
ン内の第１のDCBに対するポインタを表わす。
後続の各DCBは上記チエイン内の次のDCBに対
するポインタを含む。各DCBはまた各フイール
ド内の２本の走査線（奇数及び偶数）に対するビ
ツトマツプ開始アドレスを含む。デイスプレイコ
ントローラ２６に適用できるDCBの上記以外の
詳細については米国特許第4103331号を参照され
たい。 第１４図に示すように、デイスプレイコントロ
ーラ２６は16ワード・バツフア２５２を含み、メ
インメモリ１６のビツトマツプデータセクシヨン
６０からデータバス３８を介して像データを受入
れるようになつている。そのために、バツフア２
５２の16ビツト並列出力端子がバス３８に接続さ
れている。バツフア２５２は、制御回路２５４か
らライン２６６に加えられるロードコマンドに応
動して、像データの16個のワードを１ワードずつ
ロードされる。制御回路２５４は、CPU制御部
１４からライン５６（第２図）を介して該回路の
入力端子に加えられる種々の制御信号を翻訳及び
デコードするための手段を含む。バツフア２５２
に記憶されているデータは、バツフア２５２の出
力ラインに接続されている１ワード・バツフア２
５６内に１ワードずつアンロードされる。バツフ
ア２５６はまた、制御回路２５４からライン２６
８を介してロードコマンドを受取ると、ロードさ
れる。 バツフア２５６の出力ラインは直列化シフトレ
ジスタ２５８に接続されており、このレジスタは
データを直列化してこれをデイジタルミキサ２６
０に与える。レジスタ２５８は、同期性発生器２
６２によつて発生させられてライン２７０に加え
られるBITCLK信号によつてされる。同期性発
生器２６２はまた適当するビデオ同期信号をバス
４６の関連ライン（第２図）を介してデイスプレ
イ装置２４に与える。このBITCLK信号はまた
ライン２７０を介して制御回路２５４及びカーソ
ルシフトレジスタ２６４の各クロツク入力端子に
加えられる。これについては後で説明する。シフ
トレジスタ２５８は、ライン２７２を介して制御
回路２５４からロードコマンドを受取るとバツフ
ア２５６の出力端子から16ビツト・ワードをロー
ドされる。制御回路２５４はまたロードコマンド
をライン２７４上にカーソルシフトレジスタ２６
４に対して発生し、該レジスタにカーソルデータ
の16ビツト・ワードをロードすることができる。 上記制御回路は更に、前に述べた３つの主マイ
クロコードタスクリクエスト信号、すなわち
DVT（デイスプレイ垂直タスク）、DHT（デイス
プレイ水平タスク）及びDWT（デイスプレイワ
ードタスク）を発生するための手段を含む。上記
の垂直タスクは、垂直帰線の始まりにおいてフイ
ールド毎に１回「アウエーク」させられる。上記
の水平タスクは、各フイールドの始まりにおいて
１回アウエークさせられ、その後は、ワードタス
ク（DWT）がブロツク化されるときに（本質的
には各水平走査線の終りに）アウエークさせられ
る。上記のワードタスクは、バツフア２５２の状
態、すなわち、該バツフアがもつと多くの像デー
タの受入れを必要としているかどうかによつて制
御される。これら３つのタスクリクエスト信号の
ほかに、制御回路２５４はまたカーソルタスクリ
クエスト信号（CURT）を各水平線毎に発生す
ることができる。このカーソルタスクはCPU１
０をエネーブルし、カーソル装置コントロール２
９からデータバス３８を介してこれに与えられる
ｘ及びｙの各座標データを処理させる。 第１４図について更に説明すると、カーソルシ
フトレジスタ２６４はその16個の並列入力端子を
データバス３８に接続され、カーソルデータの16
ビツト・ワードをメインメモリの記憶セクシヨン
７８から受入れるようになつている。上記の記憶
セクシヨンにはカーソルデータを形成する16個の
16ビツト・ワードが記憶されている。これについ
ては後で詳述する。カーソルシフトレジスタ２６
４は、ライン２７４を介して制御回路２５４から
ロードコマンドを受取るとロードされ、そして同
期性発生器２６２からのライン２７０を介する
BITCLK信号によつてクロツクされる。直列化
されたカーソルデータビツトがレジスタ２６４の
出力端子からデイジタルミキサ２６０の他の入力
端子に与えられ、このミキサは次いでビツトマツ
プデータセクシヨン６０からの像データでカーソ
ルデータをマージする。上記ミキサの出力端子に
おけるビデオビツトはバス４６の関連ラインを介
してデイスプレイ装置２４に加えられ、そこでデ
イスプレイスクリーン上へラスタ走査される。 好ましいデイスプレイコントローラ２６につい
ての上記以外の詳細については、要すれば、米国
特許第4103331号を参照されたい。 次に第６図を参照して、デイスプレイ装置２４
の種々のデイスプレイ領域及びこれら領域を生成
する仕方について説明する。一般には、デイスプ
レイスクリーンは、例えばA4判のような標準の
ペーパサイズ型式の尺度でデータをデイスプレイ
することができる。全数のデイスプレイピクセ
ル、すなわち489648個のピクセルは、デイスプレ
イすべきデータがマツプされるメインメモリ１６
のビツトマツプデータセクシヨン６０内に対応の
ビツトロケーシヨンを有す。それで、CPU１０
は、全デイスプレイをキートツプ領域９６、メツ
セージデイスプレイ領域９８、頁デイスプレイ領
域６６及びテキストデイスプレイ領域７４に効果
的に分離するようにプログラムされている。 キートツプデイスプレイ領域９６は上記デイス
プレイスクリーンの上部４分の１に配置されてい
る。この領域は一般に、10個ずつの３列に配置さ
れた30個のブランクキートツプの表示を含む。各
列は各々が５つのキーを有する左半分及び右半分
に分離されている。これらのキーは「仮のキーボ
ード」を形成するものであり、この仮のキーボー
ドに、オペレータは、キーボード１８に在るキー
よりも多い異る種類の記号を入れることができ
る。従つて、そしてまた前に述べたように、平が
なキヤラクタをテキストにタイプした後、
KANJIモードキーを押すと、同じ音を有する30
個までの漢字キヤラクタ（大きなデイスプレイキ
ヤラクタのセツトからの）がキートツプデイスプ
レイ領域９６にデイスプレイされる。タイプされ
た発音を有する最も一般的な漢字キヤラクタには
アンダラインが付される。デイスプレイされた漢
字の一つを選定してテキスト内に置き換えるに
は、30個のキーの群（第５図に破線で囲んで番号
１００を付して示す）の中のキーのうち、デイス
プレイ領域９６の上記仮のキーボード内の漢字キ
ヤラクタのキー位置と位置的に対応するキーを押
す。またキートツプ領域９６を用いて、プリント
コマンドを含むコマンドの「メニユー」をデイス
プレイし、これらコマンドを漢字キヤラクタの場
合と同じ仕方で選定する。上記コマンドは、好ま
しくは、小さなデイスプレイキヤラクタで形成し
たワードから成る。 メツセージ領域９８は、好ましくは、黒いバツ
クグラウンドデイスプレイ上の白いキヤラクタで
あり、そしてキートツプデイスプレイ領域９６を
上記デイスプレイスクリーンの下部の４分の３か
ら分離する。メツセージ領域９８にデイスプレイ
される情報は、処理中のドキユメントの名称、現
在デイスプレイされている頁の頁番号、デイスク
メモリ８４に残つているドキユメント記憶内容の
ための未使用スペースの量、及び現在用いるタイ
ピングモード（例えば、平がな）を含む。またこ
の領域を用いて、オペレータに対する状態メツセ
ージ及びエラーメツセージをデイスプレイする。
メツセージ領域９８にデイスプレイされる情報は
また、好ましくは、小さなデイスプレイキヤラク
タで形成したワード及び記号から成る。 頁デイスプレイ領域６６はテキストの全頁を表
示し、そして決まつた寸法及び位置の外へり６７
を有す。しかし、へり６７の内側では、オペレー
タは少なくとも１つの「テキストボツクス」を形
成することができる。このテキストボツクスは単
に矩形の領域であり、その寸法はオペレータが決
めることができ、そしてその内側には処理中のテ
キストを形成する小さなデイスプレイキヤラクタ
がデイスプレイされる。オペレータは、頁を限定
するへり６７内の各テキストボツクスの大きさ及
びその位置、並びに各ボツクスにへりマージンを
持たせるか否かをセツトすることができる。図に
は例として、頁デイスプレイ領域６６内に唯１つ
のテキストボツクスを形成するへりマージン１０
２を示す。オペレータはまた、テキストボツクス
１０２内の小さなデイスプレイキヤラクタ相互間
の「ピツチ」または間隔、及びテキストボツクス
１０２内の行相互間の「レツデイング」または間
隔をセツトすることができる。テキストボツクス
はまた、例えば様式のための題字等のような削除
不能の決まつたテキストを含むことができる。テ
キストボツクスのマージン１０２は、オペレータ
がカーソル装置２８を用いてセツトすることがで
きる。これについては後で詳述する。 テキストデイスプレイ領域７４は本質的には頁
デイスプレイ領域６６内の全頁デイスプレイの拡
大部分である。すなわち、領域６６には好ましく
は小さなデイスプレイキヤラクタだけが使われ、
領域７４には好ましくは大きなデイスプレイキヤ
ラクタだけが使われる。オペレータはテキストデ
イスプレイ領域が「アクテイブ」であるか否かを
制御し、アクテイブである場合にはその垂直方向
の寸法を制御する。テキストデイスプレイ領域が
アクテイブである場合には、第６図に示すよう
に、該領域は頁デイスプレイ領域６６の一部の上
に横たわつてこれに置き換わる。オペレータは、
カーソル装置２８を用いてテキストデイスプレイ
領域７４の上部マージン１０４及び下部マージン
１０６の両方を調節することができる。その仕方
については後で説明する。上記テキストデイスプ
レイ領域は頁デイスプレイ領域６６内の全頁の一
部を拡大するから、このテキストデイスプレイ領
域は、これを全頁デイスプレイと物理的に同じ大
きさとしても、テキストの全頁をデイスプレイす
ることはできない。従つて、オペレータは一般に
はこのテキストデイスプレイ領域をテキストの編
集及び視察のために用い、上記頁デイスプレイ領
域を用いてこの頁上のテキストを配列する。 第２図及び第６図を参照してカーソル装置２８
及びカーソル装置コントローラ２９について説明
する。カーソル１０８は、これをデイスプレイ装
置２４の任意のロケーシヨンにデイスプレイする
ことができる。カーソル１０８は任意の16ビツト
×16ビツトのパツチ（矢印で示す）から成つてお
り、このパツチは、適当な時にデイスプレイコン
トローラ２６のデイジタルミキサ２６０（第１４
図）内にデイスプレイビツトマツプデータによつ
て形成される像データとマージさせられる。上記
カーソルに対するビツトマツプはメインメモリ１
６の記憶セクシヨン７８（第３図）内の16個の16
ビツト・ワードに含まれる。更に、カーソル１０
８に対するｘ及びｙの各座標は各々が10ビツト・
ワードによつて形成され、そして記憶セクシヨン
７８内の別々の16ビツト・ワードのロケーシヨン
に記憶される。すなわち、各10ビツト座標値は16
ビツト・ワードの10個の最小有効ビツトとして記
憶される。上記カーソルに対する座標原点はスク
リーンの左上の角である。このカーソル表示はデ
イスプレイ分解能が変化しても影響を受けない。 カーソル１０８の位置決めは、オペレータがカ
ーソル装置２８を用いて制御する。このカーソル
装置は屡々「マウス」と呼ばれる。カーソル１０
８はマウス２８上のボタン１１０，１１２及び１
１４（第１図）とともに用いられ、このデータ処
理装置のタイピング、編集、コマンド及び視察状
態を制御する。ボタン１１０は、テキストデイス
プレイ領域７４の編制並びにこのデイスプレイ領
域の上部マージン１０４及び下部マージン１０６
の決定のような視察状態の変更に用いられる。 マウス２８はｘ及びｙの位置トランスジユーサ
（図示せず）の形式のｘ、ｙ座標発生装置を含む。
このトランスジユーサは作業面に沿うマウス２８
の移動に応動してｘ及びｙのパルスの連りを発生
する。これらのｘ及びｙの位置信号及びボタンコ
マンド信号はカーソル装置コントローラ２９を介
してCPU１０に加えられる。従つて、カーソル
装置コントローラ２９は基本的にはマウス２８と
CPU１０との間のデータバス３８を介する記憶
及び前部インターフエースとして働く。上記マウ
スの５本の出力ラインは、マイクロコード制御の
下でカーソル装置コントローラ２９によつてデー
タバス３８に加えられる16ビツト信号の５つの最
大有効ビツトとして含まれる。この16ビツト信号
は次いでCPU１０によつて翻訳され、ボタンコ
マンドが加えられることを実行し、及び、メイン
メモリ１６の記憶セクシヨン７８の別々のメモリ
ロケーシヨンに記憶されている10ビツトｘ座標値
及び10ビツトｙ座標値を更新するようになつてい
る。 好ましいマウス２８の上記以外の詳細について
は、要すれば、米国特許第3392963号を参照され
たい。また、マウスの代替例については米国特許
第3987685号に開示されている。 再び第２図を参照してデイスク駆動部コントロ
ーラ２２について詳細に説明する。好ましいデイ
スク駆動部コントローラ２２は、デイスク駆動部
２０に対する好ましい代替物である前述のダイア
ブロ・モデル３１及び４４のような種々のデイス
ク駆動部に適応するように設計されている。デイ
スク駆動部コントローラ２２は３つの独立のデー
タブロツクをデイスクメモリ８４（第４図）の各
トラツクセクタに記録する。第１のデータブロツ
クは２つの16ビツト・ワードの長さであり、そし
てセクタのアドレスを含む。これは「ヘツダブロ
ツク」と呼ばれる。第２のデータブロツクは「ラ
ベルブロツク」と呼ばれ、８つの16ビツト・ワー
ドの長さである。第３のデータブロツクは「デー
タブロツク」と呼ばれ、256個の16ビツト・ワー
ドの長さである。各ブロツクは独立に読出し、書
込み又はチエツクできる。ただし、書込みは、一
旦始まると、セクタの終りまで継続する。 CPU１０上でランを開始することのできるこ
のデータ処理装置のメインプログラムは、メイン
メモリ１６の記憶セクシヨン７８内に位置する該
メインメモリ１６の４ワード・ブロツクを介して
デイスク駆動部コントローラ２２と連絡する。第
１のワードは、メインメモリ１６の記憶セクシヨ
ン６２（第３図）に記憶されているデイスクコマ
ンドブロツク（DCB）のチエインに対するポイ
ンタとして翻訳される。デイスクコマンドブロツ
クは記憶セクシヨン６２内のメインメモリの10ワ
ード・ブロツクであり、このブロツクはデイスク
駆動部コントローラ２２へのデイスク転送動作を
表現しており、また上記コントローラによつて使
用されてこの動作の状態を記録する。 この実施例のデイスク駆動部コントローラ２２
は、第１５図に示す回路並びに前述した２つのマ
イクロコードタスク、すなわちセクタタスク
（KSEC）及びワードタスク（KWD）を備えてい
る。デイスク駆動部コントローラ２２内のデータ
経路を第１５図に示す。詳述すると、データはデ
ータバス３８からバツフア２８０にロードされ、
該バツフアにおいてバツフアされた後、シフトレ
ジスタ２８４にロードされる。レジスタ２８４は
出力信号DATAOUTで示すデータを直列に転送
し、このデータはデータエンコーダ２８６によつ
て信号WRITE DATAに位相エンコードされる。
発振器２８８がこのデータをクロツクしてエンコ
ーダ２８６を介してデイスク駆動部２２へ送り、
デイスクメモリ８４のデイスク面に書込む。 データはデイスク面から読出され、そしてデー
タデコーダ２９２によつてデコードされる。この
デコーダの出力は、シフトレジスタ２８４からの
DATAOUT信号の制御の下でマルチプレクサ２
９４によつてマルチプレクスされる。マルチプレ
クサ２９４の出力は信号BITCLKの制御の下で
シフトレジスタ２９６を介してシフトされ、バツ
フア２９８にロードされる。信号BITCLKはマ
ルチプレクサ３０２によつて発生するクロツク信
号であり、このマルチプレクサは、データエンコ
ーダ２８６に対する発振器２８８から発生する信
号の周波数の２分の１にほぼ等しいクロツク信号
に、及びデータデコーダ２９２をエネーブルする
クロツク信号READ CLOCKに応動する。信号
BIKCLKの制御の下で、バツフア２９８は読出
しデータの16ビツトの群をバス３８へ並列に転送
する。 制御回路３０４は、CPU制御部１４からのマ
イクロコード制御信号に応動して、ロードコマン
ド信号を第１５図に示す種々のバツフア及びレジ
スタに、並びにデイスク駆動部２０に対して提供
する。更に、この回路はデイスク駆動部２０から
の状態信号の受信に応動して状態信号をデータバ
ス３８へ中継する。この回路は更に上述した２つ
のタスクリクエスト信号を発生し、そしてこれに
関連するタスクアクテイブ信号をCPU制御部１
４からの戻りとして受信する。好ましいデイスク
駆動部コントローラ２２の上記以外の詳細につい
ては、要すれば、米国特許第4148098号を参照さ
れたい。 次に、第２図に示すROSプリンタ３０及びそ
のコントローラ３２について説明すると、ラスタ
出力走査型プリンタ３０としては、コントローラ
３２からプリントビツトマツプデータを直列化し
たフオーマツトで受入れ、そしてこのデータを適
当な記録媒体を横切つて走査することのできるも
のであれば、任意の適当なものを用いることがで
きる。このROSプリンタの一例としては、日本
国東京都の富士ゼロツクス社製のフジ・ゼロツク
ス（Fuji Xerox）1660プリンタがある。また、
ROSプリンタコントローラ３２としては、デー
タバス３８からプリントビツトマツプデータを16
ビツト・ワードで受入れ、次いでこれを直列化及
び同期化してプリンタ３０へ転送することのでき
るものであれば、任意の適当なものを用いること
ができる。 ROSプリンタ３０及びそのコントローラ３２
に加えて、又はその代替として、ROSプリンタ
及び付属のコントローラ（図示せず）を第１図及
び第２図の装置から遠隔の場所に用いることがで
きる。遠隔の場所に用いるためのROSプリンタ
の一列としては、レーザー走査型ROS光学装置
を含むように変形したゼロツクス7000複写機のよ
うなレーザー走査型電子写真式プリンタがある。
ゼロツクス7000複写機のような電子写真式コピ
ア／複写機に用いられる光学装置の一例が米国特
許第3995110号に記載されている。このようなプ
リンタを制御するための適当なROSプリンタコ
ントローラは、「電子式像処理装置」に対してバ
トラ・ダブリユー・ランプソン（Butler W.
Lampson）ほかの名で1978年４月24日に出願さ
れ、本願の出願人に譲渡された米国特許出願第
899751号に開示されている。プリントビツトマツ
プデータは通信回路３４を介して上記出願の装置
に与えられる。ROSプリンタの他の例としては、
米国カリフオルニア州エルセグンド市のゼロツク
ス社製のゼロツクス9700コンピユータプリンタが
あり、このプリンタとともに用いられるコントロ
ーラは米国特許第4079458号に開示されている。
上に例示した遠隔ROSプリンタ及び付属のプリ
ンタコントローラを、要すれば、上掲のフジ・ゼ
ロツクス1660プリンタ及び付属のコントローラに
代えてプリンタ３０及びコントローラ３２として
用いることができる。 再び第２図について説明すると、任意の適当な
通信回路３４及び回路コントローラ３６を用いて
第１図及び第２図の装置の外部のステーシヨンま
たは装置にデータを供給することができる。通信
回路及びそのためのコントローラの例としては、
米国特許第4063220号に開示されているものがあ
る。この回路及びコントローラの詳細について
は、要すれば、この特許を参照されたい。 第１図のデータ処理装置の主な構成部材につい
ては第２図のブロツク線図を用いて説明したが、
キヤラクタフオントデータ（大きなデイスプレイ
キヤラクタ又はプリントキヤラクタ）をデイスク
メモリ８４からメインメモリ１６のビツトマツプ
データセクシヨン６０内の適当する記憶ロケーシ
ヨンに転送する仕方について次に説明する。この
プロセスを、例として、大きなデイスプレイキヤ
ラクタの転送及び記憶について説明するが、後で
明らかになるように、このプロセスはプリントキ
ヤラクタの転送及び記憶に対しても同じである。 先ず第７図に仮のデイスプレイビツトマツプ生
成制御リストを示す。このリストには、キヤラク
タが、指定された可視化デイスプレイシーケンス
で、すなわち、キヤラクタを走査してデイスプレ
イすべき順序でリストされている。第７図のリス
トは仮である。すなわち、リストを実際に作る時
には、キヤラクタは、指定されたデイスク記憶シ
ーケンスに、すなわち、キヤラクタをデイスクメ
モリ８４に記憶させる順序に、CPU１０によつ
てソートされるからである（第８図）。第７図の
リストは、単に、キヤラクタが一般的にリストさ
れる仕方を表わしているものであつて、このデー
タ処理装置の独自のキヤラクタソートの特徴を含
んではいない。 第７図及び第８図に示すように、このデイスプ
レイビツトマツプ生成制御リストは、デイスプレ
イスクリーンにデイスプレイすべき全ての大きな
デイスプレイキヤラクタの識別ラベルを12ビツト
識別ラベルコード並びに10ビツトのｘ及びｙの各
座標値の形で含んでいる。従つて、このリスト
は、テキストデイスプレイ領域７４及びキートツ
プデイスプレイ領域９６のような上記デイスプレ
イ装置上の全ての大きなキヤラクタデイスプレイ
領域にデイスプレイすべき全ての大きなデイスプ
レイキヤラクタに対する識別ラベルデータを含
む。ｘ及びｙの各座標値は、メインメモリ１６の
デイスプレイビツトマツプデータセクシヨン６０
における全てのキヤラクタの正しいロケーシヨン
を確実化することにより、スクリーン上の適切な
ロケーシヨンにおける該キヤラクタのデイスプレ
イを確実化する。 小さなデイスプレイキヤラクタはメインメモリ
内のこのデイスプレイビツトマツプ生成制御リス
ト内には現われていない。すなわち、フオントデ
ータ自体は上記メインメモリ内に常駐している。
従つて、これらキヤラクタに対するキヤラクタ識
別ラベルデータに対してはソーテイングの必要が
なく、これらキヤラクタはデイスクメモリ８４の
記憶セクシヨン９２内に在るテキストフアイル内
のキヤラクタ識別ラベルリスト内に現われてい
る。従つて、これらのキヤラクタは該キヤラクタ
の指定されたデイスプレイシーケンスに従つてデ
イスプレイされるものであつて、該キヤラクタが
メインメモリに記憶される順序には従わない。 説明の便宜上、第７図及び第８図に示すデイス
プレイビツトマツプ生成制御リストは、それぞ
れ、13個だけのキヤラクタの長さにしてある。更
に、このリストにおける大きな各デイスプレイキ
ヤラクタに対する12ビツト・キヤラクタ識別ラベ
ルコード及び10ビツトのｘ及びｙの各座標値は番
号で示されており、12ビツト識別ラベルコードを
示す番号は、デイスクメモリ８４に記憶されてい
る大きなデイスプレイキヤラクタセツト内のその
キヤラクタの番号を表わす。一例をあげると、
「０、１、２……」のシーケンス内のキヤラクタ
番号２はローマ字キヤラクタＣであり、キヤラク
タ番号４はローマ字キヤラクタＥであり、以下、
大きなローマ字、平がな、片かな及び漢字の各デ
イスプレイキヤラクタの全セツトに対して同様に
なつている（総数で10000を超えることもある）。
10ビツトのｘ及びｙの各座標値を表わす番号は実
際の10ビツト・デイジタル値と数値的に等価であ
るようになつている。前に述べたように、デイス
プレイスクリーンは巾が約600ピクセル、高さが
約800ピクセルであり、デイスプレイビツトマツ
プは同数のビツト記憶ロケーシヨンを含む。従つ
て、キヤラクタ２は座標ｘ＝500、ｙ＝200に位置
させられ、キヤラクタ４は座標ｘ＝200、ｙ＝100
に位置させられ、以下同様になる。いうまでもな
く、このｘ及びｙの値は全く仮定のものであり、
単に例として示すものである。 第８図の実際のデイスプレイビツトマツプ生成
制御リストを開設するに際して、CPU１０がプ
ログラム制御の下で行なうことは、デイスクメモ
リ８４内の関連のテキストフアイルに含まれてい
るキヤラクタのリストに基づいて１キヤラクタず
つリストを開設することである。前に述べたよう
に、テキストフアイル内に出現しているキヤラク
タ識別ラベルデータは、指定された可視化デイス
プレイシーケンス、すなわち、キヤラクタを可視
化デイスプレイのために走査すべき順序になつて
いる。第７図の仮の制御リストにリストされてい
るキヤラクタの指定されたシーケンスはテキスト
フアイルリスト内の該キヤラクタの指定されたシ
ーケンスと同じである。しかし、前に述べたよう
に、テキストフアイルリストは12ビツト識別ラベ
ルコード並びに「レツデイング」及び「ピツチ」
のデータを含んでおり、これに対して、ビツトマ
ツプ生成制御リストに出現しているのは12ビツト
識別ラベルコード並びにｘ及びｙの各座標データ
である。 第８図の実際のデイスプレイビツトマツプ生成
制御リストに到達するまでのキヤラクタのソーテ
イングは、プログラム制御の下でCPU１０によ
つて行なわれる。更に詳細には、CPU１０のデ
ータ部１２は、好ましくは、標準の「トリーソー
ト」アルゴリズムを実行する。このようなアルゴ
リズムの詳細については、要すれば、「ACMの通
信」（Communication of the ACM）、第７巻、
第12号（1964年12月）のロバート・ダブリユー・
フロイド（Robert W.Floyd）著の「トリーソー
ト３」（Tree Sort ３）、アルゴリズム
（Algorithm）No.７を参照されたい。このアルゴ
リズムを与えるプログラムルーチンを実行するこ
とにより、デイスプレイビツトマツプ生成制御リ
スト内のキヤラクタ情報は、デイスプレイのため
にキヤラクタを走査する順序（第７図の仮のリス
トで例示したもの）ではなくて、該キヤラクタが
デイスクメモリ８４に記憶されているシーケンス
でリストされる。これにより、デイスク面の各ト
ラツクに唯１回アクセスするだけで、該トラツク
上の６つのストライクに記憶されている全ての大
きなデイスプレイキヤラクタをテキストデイスプ
レイ領域７４及びキートツプデイスプレイ領域９
６（第６図）にデイスプレイすることができる。
キヤラクタソーテイングのためのトリーソート３
アルゴリズムに関する好ましいプログラムルーチ
ンの詳細は、本明細書に添付してある付表Ｃのプ
ログラムリステイングに記載してある。 前に述べたように、大きなデイスプレイキヤラ
クタは、デイスクメモリ８４上の各々が22個のキ
ヤラクタのストライクに記憶されている。すなわ
ち、第１のストライク（ストライク０）は大きな
デイスプレイキヤラクタ０〜21を含み、第２のス
トライク（ストライク１）は大きなデイスプレイ
キヤラクタ22〜43を含み、以下同様になつてい
る。第８図は、リストされたキヤラクタの各々が
どのストライクにあるかを示すものである。この
関係は、リストされているキヤラクタの各々に対
するキヤラクタフオントデータをメインメモリ１
６のセクシヨン６０内のデイスプレイビツトマツ
プの適切なロケーシヨンに実際に入らせる手続き
の点で重要である。 第９図ないし第１１図を参照して更に詳細に説
明すると、キヤラクタフオントデータは、メイン
メモリ１６のデータバツフアセクシヨン６８内に
形成された１対のデータバツフア７０及び７２を
用いることにより、メインメモリ１６のビツトマ
ツプデータセクシヨン６０にロードされる。すな
わち、プログラム制御の下にあるCPU１０は、
先ず、ビツトマツプ生成制御リストを調査して、
ストライク０からのどれかのキヤラクタがこのリ
スト内にあるかどうかを調べる。第８図の例につ
いていうと、この例においては５つのかかるキヤ
ラクタ、すなわち番号２、４、５、17及び19があ
る。次に、CPU１０はストライク０の22個のキ
ヤラクタ、すなわちキヤラクタ０〜21をデータバ
ツフア７０に転送する。この転送は、デイスク駆
動部コントローラ２２に命令してデイスク駆動部
２０にストライク０を読出させ、次いで上記デイ
スク駆動部コントローラにこのストライクを、16
ビツト・ワードの順に、転送バス３８に加えさ
せ、メインメモリ１６のデータバツフア７０へ転
送させることによつて行なわれる。この段階にお
いてはデータバツフア７２はあいている。 次いでCPU１０は、16ビツト・ワードの順に、
キヤラクタ２、４、５、17及び19を、データバツ
フア７０から、各キヤラクタに対するｘ及びｙの
各座標の値によつて決定されるメインメモリ１６
のビツトマツプデータセクシヨン６０内の該キヤ
ラクタのそれぞれのロケーシヨンに転送する。す
なわち、CPU１０は各キヤラクタに対するｘ及
びｙの各座標値を読取り、その後、そのうちの第
１の16ビツト・ワードを上記ビツトマツプデータ
セクシヨンに転送する。キヤラクタがデータバツ
フア７０から上記ビツトマツプデータセクシヨン
に転送されつつあるのとほぼ同時に、CPU１０
は、上記ビツトマツプ生成制御リスト内のどれか
のキヤラクタが上記デイスクメモリ上のストライ
ク１内にあるかどうかを調べる。キヤラクタがス
トライク１内にあれば、これは第８図における場
合であるが、CPU１０はストライク１を上述の
仕方でメインメモリのデータセクシヨン６８のデ
ータバツフア７２に転送する。この段階を第１０
図に示す。 第１１図は上記プロセスにおける次の段階、す
なわち、キヤラクタ33、42及び43（第８図のリス
トにおけるストライク１内のキヤラクタのみ）を
データバツフア７２からメインメモリのビツトマ
ツプデータセクシヨン６０に転送する段階を示す
ものである。上記リストにはキヤラクタ番号59が
現われているので、上記とほぼ同時に、データバ
ツフア７０はストライク２の22個のキヤラクタを
再ロードされる。この手順を繰返して、全像内に
デイスプレイすべき全ての大きなデイスプレイキ
ヤラクタをメインメモリの記憶セクシヨン６０内
のデイスプレイビツトマツプに転送する。 全く同様の手続きが、デイスクメモリ８４のフ
オントデータセクシヨン８８に記憶されているプ
リントキヤラクタデータのストライクに対して、
プログラム制御の下でCPU１０によつて行なわ
れる。しかし、プリントデータストライクについ
ては、前に述べたように、各512ワードのストラ
イクは唯８個だけのキヤラクタから成つている。
これは、各大きなデイスプレイキヤラクタに対す
るマツプマトリツクスが18×20ビツトであるのに
対して、各プリントキヤラクタに対するマトリツ
クスを形成するビツトマツプが32ビツト×32ビツ
トであることによるものである。また、前に述べ
たように、全プリントビツトマツプ（デイスクメ
モリ８４に常駐するもの）は、各スライスに対す
るキヤラクタフオントデータをキヤラクタソート
に引続く指定された記憶シーケンスでメインメモ
リ１６のビツトマツプデータセクシヨン６０に転
送し、次いでこのビツトマツプスライスをデイス
ク駆動部コントローラ２２へ送つて全プリントビ
ツトマツプの対応のスライスにロードすることに
よつて、１スライスずつ開設される。 デイスプレイ及びプリントビツトマツプ生成制
御リストの開設並びにリストされたキヤラクタの
デイスクメモリ８４からメインメモリ１６への転
送に関連するプログラムルーチンの詳細、及び、
デイスプレイ装置２４上の多デイスプレイ領域の
形成に関連するルーチンは、本明細書に添付され
且つ本明細書の一部を構成する付表Ｃのプログラ
ムリステイングにそれぞれ記載してある。これら
のルーチンに対しては、一般にこのデータ処理装
置のためのソフトウエアに用いられる３つの実行
言語がある。これらは最低から最高レベルまでの
マイクロコード、アセンブリ言語及びBCPLであ
る。BCPLは高レベルのアルゴール（ALGOL）
様のプログラミング言語であり、ゼロツクス社の
版権所有出版物である1977年５月30日付のゼロツ
クス・パロ・アルト・リサーチ・センター
（Xerox Palo Alto Research Center）の
「BCPL基準マニアル」（BCPL Reference
Manual）に記載されている。 以上、本発明をその実施例について説明した
が、当業者には、特許請求の範囲で示される本発
明の精神及び範囲を逸脱することなしに種々の変
形、代替等が可能である。

【図面の簡単な説明】

第１図は本発明データ処理装置の斜視図、第２
図は第１図のデータ処理装置のブロツク線図、第
３図は第２図に示すメインメモリにおける種々の
記憶領域を示す図、第４図は第２図に示すデイス
ク駆動部内の磁気記録デイスクの面の種々の記憶
領域を示す図、第５図は第２図に示すキーボード
内のキーの配列を示す上面図、第６図は第２図に
示すデイスプレイ装置上の像デイスプレイを例示
する図である。第７図は第２図及び第６図のメイ
ンメモリに記憶される仮のデイスプレイビツトマ
ツプ発生制御リストを示す図であり、キヤラクタ
は指定された可視化表示シーケンスに配列されて
いる。第８図は第７図のデイスプレイビツトマツ
プ発生制御リストを示す図であり、キヤラクタは
指定された記憶シーケンスにソートされている。
第９図ないし第１１図は大きなキヤラクタストラ
イクをデイスプレイのためにデイスクから第２図
及び第３図のメインメモリ内に形成されたデータ
バツフアにロードし、次いでこのデータバツフア
からメインメモリのビツトマツプデータ部にロー
ドするときの動作のシーケンスを示す図である。
第１２図は第２図に示すCPUの制御部のブロツ
ク線図、第１３図は第２図に示すCPUのデータ
部のブロツク線図、第１４図は第２図に示すデイ
スプレイコントローラのブロツク線図、第１５図
は第２図に示すデイスク駆動部コントローラのブ
ロツク線図である。 １０……中央処理装置（CPU）、１２……CPU
のデータ部、１４……CPUの制御部、１６……
メインメモリ、２０……デイスク駆動部、２２…
…デイスク駆動部コントローラ、２４……デイス
プレイ装置、２６……デイスプレイコントロー
ラ、２８……カーソル装置、２９……カーソル装
置コントローラ、３０……ラスタ出力走査型
（ROS）プリンタ、３２……ROSプリンタコント
ローラ、３４……通信回路、３６……通信回路コ
ントローラ、３８……メインデータ転送バス、４
０……駆動部及びパリテイ回路、４２……メモリ
データバス、６０，６２，６４，６８，７６，７
８……メインメモリ内の記憶セクシヨン、８０…
…メモリアドレスバス、８４……デイスクメモ
リ、８６，８８，９０，９２，９４……デイスク
メモリ内の記憶セクシヨン。

Claims (1)

1. 【特許請求の範囲】 １ 複数のキヤラクタを表わすキヤラクタフオン
   トデータを記憶するための第１の記憶装置を備
   え、上記各キヤラクタは上記フオントデータによ
   つて所定の寸法のビツトマツプとして表示され、
   上記複数のキヤラクタは指定された記憶シーケン
   スで記憶され、更に、 上記キヤラクタのうちの予め選定されたものか
   ら成る像を所定のバツクグラウンド領域に可視的
   に表示するための像表示装置と、 上記像のビツトマツプ表示を記憶するための第
   ２の記憶装置と、 上記像表示装置を制御して上記像を上記第２の
   記憶装置内の上記像の上記ビツトマツプ表示に記
   憶されたキヤラクタフオントデータに従つて可視
   的に表示するための可視化制御装置と、 可視的に表示すべき上記予め選定されたキヤラ
   クタのうちの少なくとも或るものに対する識別デ
   ータのリストを記憶するための第３の記憶装置と
   を備え、上記識別データは各キヤラクタのタイプ
   及びスタイル並びに上記バツクグラウンド領域上
   のその所望のロケーシヨンを識別し、更に、 キヤラクタフオントデータの処理及び取扱いを
   制御するためのデータ制御装置を備えて成り、上
   記データ制御装置は、上記第３の記憶装置内の識
   別データを上記指定された記憶シーケンスにソー
   トするためのソート装置と、上記ソートされた識
   別データに応動して上記第１の記憶装置から上記
   指定された記憶シーケンスで上記リスト内の識別
   された各キヤラクタに対するキヤラクタフオント
   データにアクセスするためのアクセス装置と、各
   アクセスされたキヤラクタに対するキヤラクタフ
   オントデータを上記第２の記憶装置内の上記ビツ
   トマツプ表示内に該キヤラクタに対する識別デー
   タによつて決定されるロケーシヨンにロードする
   ためのローデイング装置とを備えているデータ処
   理装置。 ２ 上記像表示装置がラスタ出力走査型装置を備
   えている特許請求の範囲第１項記載のデータ処理
   装置。 ３ 上記ラスタ出力走査型装置がCRTデイスプ
   レイ装置である特許請求の範囲第２項記載のデー
   タ処理装置。 ４ 上記ラスタ出力走査型装置がROSプリンタ
   である特許請求の範囲第２項記載のデータ処理装
   置。 ５ 上記第１の記憶装置が第１のランダムアクセ
   スメモリを備えている特許請求の範囲第１項記載
   のデータ処理装置。 ６ 上記第１のランダムアクセスメモリが磁気記
   憶媒体である特許請求の範囲第５項記載のデータ
   処理装置。 ７ 上記第２及び第３の記憶装置が第２のランダ
   ムアクセスメモリ内の第１及び第２の記憶領域を
   それぞれ備えている特許請求の範囲第６項記載の
   データ処理装置。 ８ 上記第２のランダムアクセスメモリがソリツ
   ドステート型メモリ装置を備えている特許請求の
   範囲第７項記載のデータ処理装置。 ９ 上記データ制御装置が、 中央処理装置と、 上記第１の記憶装置に結合され、上記第１の記
   憶装置からのキヤラクタフオントデータのアクセ
   スを制御し、及びかかるアクセスされたフオント
   データの上記中央処理装置への転送を制御するた
   めの記憶制御装置と、 上記中央処理装置、上記記憶制御装置、上記第
   ２の記憶装置及び上記可視化制御装置に結合され
   て、上記記憶制御装置から上記中央処理装置へ
   の、及び上記中央処理装置から上記第２の記憶装
   置への、及び上記第２の記憶装置から上記可視化
   制御装置へのキヤラクタフオントデータの転送を
   可能にするためのデータ転送バスとを備えている
   特許請求の範囲第１項記載のデータ処理装置。 １０ 上記データ制御装置が更に、上記中央処理
   装置と上記第２の記憶装置との間に結合されて上
   記中央処理装置から上記第２の記憶装置にアドレ
   ス信号を加えるためのアドレスバスを備えている
   特許請求の範囲第９項記載のデータ処理装置。 １１ 上記像表示装置がCRTデイスプレイ装置
   を備え、上記第１の記憶装置が磁気ランダムアク
   セスメモリ装置を備え、上記第２及び第３の記憶
   装置がソリツドステート型ランダムアクセスメモ
   リ装置上の第１及び第２記憶領域をそれぞれ備え
   ている特許請求の範囲第１項記載のデータ処理装
   置。 １２ 上記像表示装置がROSプリンタを備え、
   上記第１及び第２の記憶装置が磁気ランダムアク
   セスメモリ装置上の第１及び第２の記憶領域をそ
   れぞれ備え、上記第３の記憶装置がソリツドステ
   ート型ランダムアクセス装置上の第１の記憶領域
   を備えている特許請求の範囲第１項記載のデータ
   処理装置。 １３ 更に、上記ソリツドステート型ランダムア
   クセスメモリ装置の第２の記憶領域に形成された
   バツフア記憶装置を備え、上記バツフア装置は上
   記第１の記憶装置からアクセスされたキヤラクタ
   フオントデータを記憶する特許請求の範囲第１２
   項記載のデータ処理装置。 １４ 更に、上記像のビツトマツプ表示の所定の
   セグメントを記憶するための第４の記憶装置を備
   え、上記第４の記憶装置は上記ソリツドステート
   型ランダムアクセスメモリ装置上の第３の記憶領
   域に形成されており、上記データ制御装置は上記
   バツフア装置から上記第４の記憶装置へのキヤラ
   クタフオントデータの転送を制御し、上記データ
   制御装置はまた上記第２の記憶装置と上記第４の
   記憶装置との間のキヤラクタデータの転送を制御
   する特許請求の範囲第１３項記載のデータ処理装
   置。 １５ 更に、上記像をデイスプレイするためのデ
   イスプレイ装置を備えている特許請求の範囲第１
   ４項記載のデータ処理装置。 １６ 上記第４の記憶装置が、像の形成中にプリ
   ントビツトマツプのセグメントを記憶して上記
   ROSプリンタによつてプリントするために、又
   は像の形成中に全デイスプレイビツトマツプを記
   憶して上記デイスプレイ装置によつてデイスプレ
   イするために用いられる特許請求の範囲第１５項
   記載のデータ処理装置。 １７ 上記複数のキヤラクタがローマ字、平が
   な、片かな及び漢字の各キヤラクタを含み、これ
   により日本語テキストの処理を可能ならしめる特
   許請求の範囲第１項記載のデータ処理装置。