JPH0249418A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0249418A
JPH0249418A JP63200861A JP20086188A JPH0249418A JP H0249418 A JPH0249418 A JP H0249418A JP 63200861 A JP63200861 A JP 63200861A JP 20086188 A JP20086188 A JP 20086188A JP H0249418 A JPH0249418 A JP H0249418A
Authority
JP
Japan
Prior art keywords
wiring
exposure
area
semiconductor device
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63200861A
Other languages
English (en)
Inventor
Tetsuya Maeda
哲也 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP63200861A priority Critical patent/JPH0249418A/ja
Publication of JPH0249418A publication Critical patent/JPH0249418A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[産業上の利用分野] 本発明は、大規模集積回路を有する半導体装置の製造方
法に関する。
【発明の概要】
本発明は、大規模集積回路を有する半導体装置製造のフ
ォトリソグラフィー工程において、それぞれの単一の半
導体装置を、同一のアライメントマークを用いて、複数
回露光することにより、縮少投影露光装置の機能強化及
び、半導体製造工程の増加を、はとんど行わずに、より
大規模な集積回路を有する半導体装置の製造を可能にし
たものである。 〔従来の技術1 従来の技術は、単一の半導体装1は、−工程当たり、−
回の露光で製造していた。 [発明が解決しようとする課題] 上記の様な露光方法では、縮少投影露光装置のレンズの
露光領域の大きさが、半導体装置の大きさの限界となっ
てしまい、−船釣には、2cm”を越える大規模集積回
路の製造には困難があった。また、無理に数回の露光に
より単一の大規模集積回路を作ろうとすると、その露光
領域の接続部分に困難がある為、余裕をもった配線中が
必要となり、また配線工程を増加させなければならない
など、工程が複雑になる上、半導体装置の大きさが巨大
になる割には集積度があがらないという欠点を有してい
た。 〔課題を解決するための手段] 上記課題を解決するために、本発明では、複数回の露光
により、それぞれの単一の半導体装置を製造する工程に
おいて、あらかじめ、前工程で隣り合う2チツプの間に
アライメントマークを挿入しておき、後の配線まわりの
工程において、隣り合う2回の露光を同一のアライメン
トマークを用いてアライメントを行い、境界配線部分を
重複して露光を行うようにした。 〔作用] 一度のレジストコートの後、複数回の露光により、それ
ぞれの単一の半導体装置を製造する工程において、隣り
合う露光を、同一のアライメントマークを用いて行うた
め、その接合部分のアライメントずれに関するマージン
は、非常に少なくなるため、特に大きな配線中をとる必
要もなく、また露光及びアライメント以外の工程数を増
加することもせずに、大面積(従来の2倍またはそれ以
上)の大規模集積回路の製造が可能となる。 [実施例] 以下に、この発明の第1実施例を、第1図にもとづいて
説明する。第1図は、露光領域の平面図である。第1図
中、あらかじめ前工程1例えば素子分離工程等、配線工
程の前工程において、あらかじめアライメントマーク1
と2の中に段差を形成する。 後の配線工程において、配線用金属の被覆を行い、その
上にポジ型フォトレジストをコー1した後、領域3に、
アライメントマーク1と2を用いて、例λばThrou
gh  The  Lens方式を用いてアライメント
を行い、縮小投影露光装置を用いて露光を行う0次に、
領域4に、同様に、アライメントマーク1と2を用い、
縮小投影露光装置を用いて、領域3とは別のマスクを用
い露光を行う。 このような露光工程の後、現像を行い、レジストによる
配線パターンを形成する。その後に金属のエツチングを
行い、レジストを剥離することにより、所望の配線を得
ることができる。ここで第1図における領域3及び領域
4における重複領域5の部分は、アライメント誤差等を
考慮しても、−船釣に、lLLm以下で十分可能であり
、また素子のレイアウト及び、縮小投影露光装置のレン
ズの露光可能領域により、必ずしも第1図の様に。 −直線にする必要はなく、1μm程度の重複露光領域が
あれば、どのような形状でも、可能である。 ここで重複領域が一直線状ではない実施例として、第2
実施例を、第2図に基づき、第3実施例を第3図に基づ
き、第4実施例を第5図に基づき説明する。第2図、第
3図、第4図は、各実施例における露光領域を示す平面
図である。第2、第3、第4実施例供に、第2図から第
4図中におけるアライメントマーク1と2を用い、領域
3及び領域4を、複雑な形状を持った重複露光領域5と
供に露光を行うことにより、第1実施例と同様に所望の
配線を得ることができる。また、第1図〜第4図におけ
る重複領域5の、領域3と領域4との配線の接続におい
ては、アライメントずれ及び、重複露光における線巾細
りを考え、設計寸法を、あらかじめマスク作成時に実配
線パターンに比べ太めに作成する必要があるが、 RB
的な縮小投影露光装置におけるレンズ及びアライメント
方式では、この太らせる量は、ウェハー上寸法で。 lLLmまたはそれ以下で十分に可能である。 さらに複雑な第5実施例について、第5図を用いて説明
する6第5図は、第5実施例の露光領域の平面図である
。6,7.8.9は、あらかじめ前工程で形成されたア
ライメントマーク領域である。配線用金属の被覆を行い
、その上にポジ型フォトレジストをコートした後、アラ
イメントマーク領域6、及び7を用いてまず領域10を
露光する。このとき、領域17a、17b、及び領域1
6も同時に露光する。次に、同じくアライメントマーク
領域6と7を用い、領域10の露光時とは別のマスクを
用いて領域11を露光する。このとき、領域11と供に
、領域18a、18b、16.19も同時に露光する。 従って、領域16は、領域lO及び11の重複領域とな
る。さらに、アライメントマーク領域6と7を用い、別
のマスクを用いて、領域14a及び14bを露光する。 このときあわせて、領域17a及び17bも露光する。 すると、領域17a及び18bは、領域lOとの重複領
域となる。また、領域14a及び14bは、それぞれ別
々のマスクを用い、2度に分けて露光してもかまわない
。同様に、アライメントマーク領域6と7を用い、以前
に用いたマスクとは別のマスクを用い1重複領域18a
、18bとともに、領域15a、15bを露光する。 以上において、重複領域16、!7a、17b、18a
、18bにおけるマスク設計寸法に関する考察は、第1
図の領域5における考察と同様である。さらに、アライ
メントマーク領域8と9を用い、以前用いたマスクとは
別のマスクを用いて、領F!i12を露光する。このと
き、領域12とともに、領域19.20を露光する。そ
して最後に、アライメントマーク領域8と9を用い、領
域13を、さらに別のマスクを用いて露光する。このと
き、領域13と゛ともに、領域20も露光を行う。 領域20に関する考察は、第1実施例を示す第1図中の
領域5と同様に考えられるため、マスクの設計寸法も、
第1図の領域5のときと同様にすることができる。また
領域19は1重複領域ではあるが、領域11と、領域1
2は別のアライメントマークを用いて露光を行っている
ため、マスクの線巾及びその間隔は、第1図の領域5よ
りはより太めに行わなければならない0以上のような露
光工程の後、現像及び金属エツチング及び、レジストの
剥離工程を経ることにより、所望の配線工程を得ること
ができる。 以上のようにアライメント及び露光工程を組み合わせる
ことにより、様々な大規模集積回路の配線を形成するこ
とが可能である。 なお、他工程における、フォトリソグラフィー工程にお
けるアライメント及び露光も、上記配線工程と同様に行
う方が、より微細化に適する。 [発明の効果] この発明は、以上説明したように、半導体装置の大きさ
を、最小限にとどめながら、特に工程を増加することな
く大規模集積回路の製造を可能にする効果がある。
【図面の簡単な説明】
第1図は、本発明の第1実施例の半導体装置の露光領域
の平面図、第2図は1本発明の第2実施例の半導体装置
の露光領域の平面図、第3図は、本発明の第3実施例の
半導体装置の露光領域の平面図、第4図は、本発明の第
4実施例の半導体装置の露光領域の平面図、第5図は、
本発明のより複雑な応用例である第5実施例の半導体装
置の露光領域の平面図である。 6. 10゜ 15a。 16゜ 20 ・ ・ 7.8,9・アライメントマーク領域 11.12.13.14a、14b、 15b・・・露光領域 17a、17b、18a、18b、19・・・・・重複
露光領域 以上 出願人 セイコー電子工業株式会社 代理人 弁理士  林   敬 之 助・アライメント
マーク領域 ・アライメントマーク領域 ・露光領域 ・露光領域 ・重複露光領域 第1大Iイテlの露九41帳の竿面図 嶋 第2大艶(7I+の需″L領J衷の工面品名3大慶イ列
の子導体又1の露光Mけ式の半面国力

Claims (1)

    【特許請求の範囲】
  1. 半導体製造の微細加工リソグラフィー工程において、半
    導体基板上にフォトレジストを被覆する工程と、一つの
    半導体基板を区切り、複数回にわけて露光を行う工程と
    、複数回の露光時、隣接する2回の露光を、境界上の同
    一のアライメントマークを用い、境界部分を重複して露
    光する工程と、現像を行い、レジストの所望の場所を残
    しエッチングを行う工程を有することを特徴とする半導
    体装置の製造方法。
JP63200861A 1988-08-11 1988-08-11 半導体装置の製造方法 Pending JPH0249418A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63200861A JPH0249418A (ja) 1988-08-11 1988-08-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63200861A JPH0249418A (ja) 1988-08-11 1988-08-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0249418A true JPH0249418A (ja) 1990-02-19

Family

ID=16431443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63200861A Pending JPH0249418A (ja) 1988-08-11 1988-08-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0249418A (ja)

Similar Documents

Publication Publication Date Title
EP1221073A1 (en) A photolithography mask having a subresolution alignment mark window
US6828071B2 (en) Method of aligning a wafer and masks
JPS5968928A (ja) 半導体装置の製造方法
US6368754B1 (en) Reticle used for fabrication of semiconductor device
JPS63312643A (ja) 半導体装置の製造方法
JPH0249418A (ja) 半導体装置の製造方法
US5338397A (en) Method of forming a semiconductor device
US6730608B2 (en) Full image exposure of field with alignment marks
JPS62147729A (ja) 半導体装置の製造方法
JP2676572B2 (ja) フォトマスク
JPS5963728A (ja) 半導体装置の製造方法
JPH10213896A (ja) レチクル
JPS6215854B2 (ja)
JPS62265723A (ja) レジスト露光方法
JPS6213028A (ja) 半導体装置の製造方法
JPH0766113A (ja) レチクル及び位置合わせ用バーニアの形成方法
JPS59232450A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPS6235101B2 (ja)
JP2704946B2 (ja) レチクル及び半導体装置の製造方法
JPH08124826A (ja) パターン形成方法
JPS62125620A (ja) 半導体装置の製造方法
JPS61294821A (ja) 微細パタン形成法
JPS59202632A (ja) フオトマスク
JPS63309953A (ja) フオトマスク
JPH03180017A (ja) 半導体装置の製造方法