JPH0249430A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0249430A JPH0249430A JP19900788A JP19900788A JPH0249430A JP H0249430 A JPH0249430 A JP H0249430A JP 19900788 A JP19900788 A JP 19900788A JP 19900788 A JP19900788 A JP 19900788A JP H0249430 A JPH0249430 A JP H0249430A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- wiring layer
- semiconductor device
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 32
- 239000011229 interlayer Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体装置に係り、特に半導体装置における配
線の構造に関するものである。
線の構造に関するものである。
(従来の技術)
半導体装置においては機能素子を形成したのち、これら
の素子間に配線を施して各々の素子を電気的に連結させ
所望の回路機能を得ている。この際、配線を単一層のみ
で行なうと、素子の集積度を上げるとともに配線が複雑
化して@細化の限界に接近するため製造が困難であった
。そこで、ICの高度集積化に伴い配線の占有面積を少
なくするなめ、配線を複数層とする多層配線がなされて
いた。
の素子間に配線を施して各々の素子を電気的に連結させ
所望の回路機能を得ている。この際、配線を単一層のみ
で行なうと、素子の集積度を上げるとともに配線が複雑
化して@細化の限界に接近するため製造が困難であった
。そこで、ICの高度集積化に伴い配線の占有面積を少
なくするなめ、配線を複数層とする多層配線がなされて
いた。
゛多層配線は、基板内に形成された各素子領域と第1層
目の配線との間、配線と配線との間に層間絶縁膜を介在
させ、所定の領域に穿孔されるコンタクト孔を介して異
なる層の配線間を電気的に接続して形成される。
目の配線との間、配線と配線との間に層間絶縁膜を介在
させ、所定の領域に穿孔されるコンタクト孔を介して異
なる層の配線間を電気的に接続して形成される。
すなわち、例えば第2図に示すように、シリコン基板1
の素子分離領域1aに接続するように、アルミニウム金
属等から成る第1層目の配線2を図の表裏方向に帯状に
形成する。配線2上に層間絶縁膜3を着膜し、更にアル
ミニウム薄膜を堆積し、これをフォトリソ法によりパタ
ーニングし、第1層目の配線2とは異なり図の左右方向
に帯状となるパターン形状を有する第2層目の配線4を
形成する。配線2と配線4との接続が必要な場合には、
所望箇所の層間絶縁膜3にコンタクト孔(図示せず)を
形成して両者間を接続していた。
の素子分離領域1aに接続するように、アルミニウム金
属等から成る第1層目の配線2を図の表裏方向に帯状に
形成する。配線2上に層間絶縁膜3を着膜し、更にアル
ミニウム薄膜を堆積し、これをフォトリソ法によりパタ
ーニングし、第1層目の配線2とは異なり図の左右方向
に帯状となるパターン形状を有する第2層目の配線4を
形成する。配線2と配線4との接続が必要な場合には、
所望箇所の層間絶縁膜3にコンタクト孔(図示せず)を
形成して両者間を接続していた。
(発明が解決しようとする課題)
上述のような多層配線構造においては、第1層目の配置
!2と第2層目の配線4とが交差する部分においては、
層間絶縁膜3は素子分離領域11a上に形成された配線
2上に着膜されるので、その表面に急峻な高低差を生じ
させる。従って、層間絶縁膜3上に着膜した第2層目の
配線4に段差が生じ、この部分で第3図に示すように、
配a4に断線5が生じやすく半導体の回路機能が停止す
るという問題点があった。
!2と第2層目の配線4とが交差する部分においては、
層間絶縁膜3は素子分離領域11a上に形成された配線
2上に着膜されるので、その表面に急峻な高低差を生じ
させる。従って、層間絶縁膜3上に着膜した第2層目の
配線4に段差が生じ、この部分で第3図に示すように、
配a4に断線5が生じやすく半導体の回路機能が停止す
るという問題点があった。
本発明は上記実情に鑑みてなされたもので、多層配線構
造を有する半導体装置において、その信頼性の向上が図
れる配線の構造を提供することを目的とする。
造を有する半導体装置において、その信頼性の向上が図
れる配線の構造を提供することを目的とする。
(課題を解決するための手段)
上記課題を解消するため本発明に係る半導体装置は、層
間絶縁膜上に配線を形成した半導体装置において、前記
配線上に絶縁層を形成し、該絶縁層上に前記配線と同一
のパターン形状を有するバイパス配線を形成し、配線と
バイパス配線とを前記絶縁層に穿孔されたコンタクト孔
を介して電気的に接続したことを特徴とする。
間絶縁膜上に配線を形成した半導体装置において、前記
配線上に絶縁層を形成し、該絶縁層上に前記配線と同一
のパターン形状を有するバイパス配線を形成し、配線と
バイパス配線とを前記絶縁層に穿孔されたコンタクト孔
を介して電気的に接続したことを特徴とする。
(作用)
本発明によれば、配線と同一のパターン形状を有するバ
イパス配線を形成したので、配線に断線が生じてもバイ
パス配線を介して信号が流れることにより半導体の回路
機能が損なわれることがない。
イパス配線を形成したので、配線に断線が生じてもバイ
パス配線を介して信号が流れることにより半導体の回路
機能が損なわれることがない。
(実施例)
本発明の一実施例について図面を参照しながら説明する
。
。
第1図は、本発明の実施例にかかる多層配線構造を有す
る半導体装置の断面説明図である、第2図と同機に、素
子分離領域1aを有するシリコン基板1上にアルミニウ
ム金属等から成る第1層目の配線2が図の表裏方向に帯
状に形成される。配線2上に層間絶縁膜3を着膜し、更
にアルミニウム薄膜を堆積し、これをフォトリソ法によ
りパタニングし第1層目の配線2とは異なるパターン形
状を有する第2層目の配線4が形成されている。
る半導体装置の断面説明図である、第2図と同機に、素
子分離領域1aを有するシリコン基板1上にアルミニウ
ム金属等から成る第1層目の配線2が図の表裏方向に帯
状に形成される。配線2上に層間絶縁膜3を着膜し、更
にアルミニウム薄膜を堆積し、これをフォトリソ法によ
りパタニングし第1層目の配線2とは異なるパターン形
状を有する第2層目の配線4が形成されている。
第1図中、第2図と同一符号を付した部分は同一構成を
とる。
とる。
第2層目の配線層4上には5tO2を着膜して絶縁層1
1が形成される。この絶縁層11上には前記配線4と同
一のパターン形状を有するバイパス配線12が形成され
ている。配線4とバイパス配線12とは、絶縁層11に
穿孔されたコンタクト孔13を介して電気的に接続して
いる。このコンタクト孔13は、第1図に示すべく、急
峻な段差部4aを挾んでその両側の絶縁層11に形成し
、段差部4aを挟んでその上方側及び下方側の配線4と
、バイパス配線12とが接続できるようにしている。
1が形成される。この絶縁層11上には前記配線4と同
一のパターン形状を有するバイパス配線12が形成され
ている。配線4とバイパス配線12とは、絶縁層11に
穿孔されたコンタクト孔13を介して電気的に接続して
いる。このコンタクト孔13は、第1図に示すべく、急
峻な段差部4aを挾んでその両側の絶縁層11に形成し
、段差部4aを挟んでその上方側及び下方側の配線4と
、バイパス配線12とが接続できるようにしている。
次に、本実施例の半導体装置の製造工程について説明す
る。
る。
シリコン基板1上に第1層目の配線21層間絶縁v!3
.第2層目の配線4を順次形成した第2図のような半導
体装置の配線4上の全面に、SiOを着膜して絶縁層1
1を形成する。絶縁層11の所定箇所にコンタクト孔1
3を穿孔する。コンタクト孔13の穿孔は、所定箇所に
開口部を有するレジストパターン(図示せず)を絶縁層
11上に形成した後、異方性エツチングを行い、その後
レジストパターンを除去して形成される。
.第2層目の配線4を順次形成した第2図のような半導
体装置の配線4上の全面に、SiOを着膜して絶縁層1
1を形成する。絶縁層11の所定箇所にコンタクト孔1
3を穿孔する。コンタクト孔13の穿孔は、所定箇所に
開口部を有するレジストパターン(図示せず)を絶縁層
11上に形成した後、異方性エツチングを行い、その後
レジストパターンを除去して形成される。
コンタクト孔13が形成された絶縁層11上にアルミニ
ウムを着膜し、フォトリソ法により前記配線4と同じパ
ターン形状としたバイパス配線12を形成する。
ウムを着膜し、フォトリソ法により前記配線4と同じパ
ターン形状としたバイパス配線12を形成する。
従って、断線が生じやすい段差部4aで配線4が切断さ
れても、電気信号は配線4.コンタクト孔13.バイパ
ス配線12.コンタクト孔13配線4と流れ、回路機能
を損なうことがない。
れても、電気信号は配線4.コンタクト孔13.バイパ
ス配線12.コンタクト孔13配線4と流れ、回路機能
を損なうことがない。
本実施例では、二層配線について説明したが、三層以上
の多層配線についても適用することができる。
の多層配線についても適用することができる。
(発明の効果)
上述したように本発明は、配線と同一のバタン形状を有
するバイパス配線を配線に接続して形成したので、配線
に断線が生じてもバイパス配線を迂回して電気信号が流
れ、半導体の回路機能が損なわれることがなく、半導体
の信頼性の向上を図ることができる。
するバイパス配線を配線に接続して形成したので、配線
に断線が生じてもバイパス配線を迂回して電気信号が流
れ、半導体の回路機能が損なわれることがなく、半導体
の信頼性の向上を図ることができる。
第1図は本発明実施例の半導体装置の断面説明図、第2
図は従来の半導体装置の断面説明図、第3図は同上の半
導体装置において断線が生じた場合の断面説明図である
。 ・・・・・・シリコン基板 ・・・・・・配線 ・・・・・・層間絶縁膜 ・・・・・・配線 ・・・・・・絶縁層 ・・・・・・バイパス配線 ・・・・・・コンタクト孔
図は従来の半導体装置の断面説明図、第3図は同上の半
導体装置において断線が生じた場合の断面説明図である
。 ・・・・・・シリコン基板 ・・・・・・配線 ・・・・・・層間絶縁膜 ・・・・・・配線 ・・・・・・絶縁層 ・・・・・・バイパス配線 ・・・・・・コンタクト孔
Claims (1)
- 【特許請求の範囲】 層間絶縁膜上に配線を形成した半導体装置において、 前記配線上に絶縁層を形成し、該絶縁層上に前記配線と
同一のパターン形状を有するバイパス配線を形成し、配
線とバイパス配線とを前記絶縁層に穿孔されたコンタク
ト孔を介して電気的に接続したことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19900788A JPH0249430A (ja) | 1988-08-11 | 1988-08-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19900788A JPH0249430A (ja) | 1988-08-11 | 1988-08-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0249430A true JPH0249430A (ja) | 1990-02-19 |
Family
ID=16400556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19900788A Pending JPH0249430A (ja) | 1988-08-11 | 1988-08-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0249430A (ja) |
-
1988
- 1988-08-11 JP JP19900788A patent/JPH0249430A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2647188B2 (ja) | 半導体装置の製造方法 | |
| JPH0249430A (ja) | 半導体装置 | |
| JPS59195844A (ja) | 半導体装置の製造方法 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPH0267730A (ja) | 半導体装置 | |
| JPS60227444A (ja) | 半導体装置 | |
| JPH02113566A (ja) | 半導体集積回路 | |
| JPH07135211A (ja) | 半導体装置およびその製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPH1041299A (ja) | 半導体装置の製造方法 | |
| JPH01264239A (ja) | 半導体装置の製造方法 | |
| JPH0922910A (ja) | 半導体装置 | |
| JPH03296219A (ja) | 半導体装置 | |
| JPS6050943A (ja) | 半導体装置 | |
| JPS61222237A (ja) | 半導体装置 | |
| JPH01270248A (ja) | 半導体装置の製造方法 | |
| JPH0669347A (ja) | 半導体装置の製造方法 | |
| JPH04237151A (ja) | 半導体装置の製造方法 | |
| JPH04186627A (ja) | 半導体装置 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPS6340344A (ja) | 半導体装置 |