JPH1041299A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ビアホールに相当する部分を配線で形成し、
全ての配線の膜厚を制御性よく形成する。また、微細な
多層配線を実現する。 【解決手段】 平坦化された下地層間絶縁膜１上に配線
２をスパッタ、ＰＲ、エッチングにより形成した後、絶
縁膜３を成長し、配線２の表面が出るまで研磨し、完全
平坦化する。次に、ビアホールに相当する柱状配線部分
４ａ、及び下層配線２の膜厚を厚くするための配線部分
４ｂからなる配線４を形成し、続いて絶縁膜５の成長と
研磨により配線４の段差を平坦化した後、配線を形成す
る工程を繰り返すことによって微細な多層配線を実現す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に配線の形成方法に関する。

【０００２】

【従来の技術】従来の技術（特開平４−２６６０４８号
公報記載の発明）について、図３を用いて説明する。順
を追って、従来の技術の製造方法を説明する。

【０００３】図３（ａ）は、下層層間絶縁膜１に溝１ａ
を形成し、配線１１（この例では、タングステン）を成
長した状態である。溝１ａ内の配線を埋込下層配線膜１
１ｂ、溝１ａ上面を含む下層層間絶縁膜１上の配線を上
層配線膜１１ａとする。

【０００４】次に、図３（ｂ）に示すように、上層配線
膜１１ａをフォトレジスト（以下ＰＲと称する）でパタ
ーニングし、ドライエッチングにより柱状配線部分１１
ａ′とする。次に絶縁膜１２を成長し、平坦化のためＰ
Ｒ１３を塗布する。

【０００５】次に、図３（ｃ）に示すように、ドライエ
ッチングで柱状配線部分１１ａ′の表面が出るまでエッ
チバックする。

【０００６】本技術では、柱状配線部分１１ａ′を介し
て、この柱状配線部分１１ａ′の上層に形成される配線
との導通を取っている。配線を埋め込むと同時に配線の
柱を形成することで、信頼性の高い、寸法精度のすぐれ
た配線形成技術を提供している。

【０００７】別の従来の技術としては、特開平５−１０
２１４９号公報に開示される発明があり、この発明で
は、図４（ａ）に示すように、下地層間絶縁膜１上に第
１の配線２を形成する。

【０００８】次に図４（ｂ）に示すように第１の配線２
上にタングステン膜１４を成長し、ＰＲによるパターニ
ング及びエッチングによって、第１の配線２上のビアホ
ールに相当する部分にタングステン膜の柱１４を形成す
る。続いて酸化膜の絶縁膜１２を成長する。

【０００９】次に図４（ｃ）に示すように、絶縁膜１２
をタングステン膜の柱１４が露出し、かつ下地段差が平
坦になるまで研磨することにより、平坦性のすぐれた配
線形成技術を提供している。

【００１０】

【発明が解決しようとする課題】特開平４−２６６０４
８号公報記載の発明、及び特開平５−１０２１４９号公
報記載の発明では、上下配線間を接続するビアホールに
相当する部分にのみ柱状形状の金属を形成している。こ
のためこの柱状形状の金属は、上下配線間の導通を取る
という効果しか得られない。

【００１１】例えば、隣接する下層配線を柱状形状をし
た金属で接続することは出来ないため、配線レイアウト
の自由度が低いという問題点がある。

【００１２】また、半導体装置の高速化のために配線抵
抗を低くしたい場合、配線膜厚を厚くする方法がある
が、従来の技術では、ビアホールに相当する配線部分に
のみ柱状形状からなる金属が存在するため、下層配線パ
ターンと同様なパターンを重ね置きして配線膜厚を厚く
することが出来ないという問題点がある。

【００１３】本発明は、配線抵抗を低下させたい配線領
域の第１の配線上に第１の配線と同様の第２の配線パタ
ーンを形成して配線膜厚を厚くすることにより、配線の
抵抗を小さくし、半導体集積回路の高速化を図ってい
る。

【００１４】更に、平坦化された下地層間絶縁膜上に、
第１の配線を形成後、絶縁膜成長と研磨によって完全平
坦化しているため、第１の配線とビアホールに相当する
柱状部分を含む第２の配線、更に上層の配線をも第１の
配線と同程度に微細化できるため、高集積化を図ること
が出来る。

【００１５】また、第１の配線を接続するように第２の
配線を形成することにより、配線レイアウトの自由度を
高くできるため、半導体装置の高集積化を図ることが出
来る。

【００１６】

【課題を解決するための手段】請求項１記載の発明によ
れば、平坦化された下層層間絶縁膜上に第１の配線を形
成する工程と、次に第１の絶縁膜を成長する工程と、次
に前記第１の配線表面が露出するまで前記第１の絶縁膜
を研磨する工程と、次に前記第１の配線上及び前記第１
の絶縁膜上に第２の配線を形成する工程と、次に第２の
絶縁膜を成長する工程と、次に前記第２の配線表面が露
出するまで前記第２の絶縁膜を研磨する工程と、次に前
記第２の配線上及び前記第２の絶縁膜上に第３の配線を
形成する工程とを含むことを特徴とする半導体装置の製
造方法が得られる。

【００１７】請求項２記載の発明によれば、請求項１記
載の半導体装置の製造方法において、前記第１の配線、
前記第２の配線、及び前記第３の配線の全て又は一部が
柱状形状をなし、前記第２の配線が前記第１の配線と前
記第３の配線を接続していることを特徴とする半導体装
置の製造方法が得られる。

【００１８】請求項３記載の発明によれば、請求項１記
載の半導体装置の製造方法において、第１の配線を形成
する工程と、次に第１の絶縁膜を成長する工程と、次に
前記第１の配線表面が露出するまで前記第１の絶縁膜を
研磨する工程と、次に前記第１の配線上及び前記第１の
絶縁膜上に第２の配線を形成する工程と、次に第２の絶
縁膜を成長する工程と、次に前記第２の配線表面が露出
するまで前記第２の絶縁膜を研磨する工程と、次に前記
第２の配線上及び前記第２の絶縁膜上に第３の配線を形
成する工程とを繰り返すことにより、３層以上の多層配
線を形成することを特徴とする半導体装置の製造方法が
得られる。

【００１９】請求項４記載の発明によれば、配線を形成
する工程と、該配線上に絶縁膜を形成する工程と、該絶
縁膜を前記配線表面が露出するまで研磨して平坦化する
工程とを、平坦化された下層層間絶縁膜上で２回以上繰
り返すことを特徴とする半導体装置の製造方法が得られ
る。

【００２０】請求項５記載の発明によれば、請求項４記
載の半導体装置の製造方法において、前記配線の内、少
なくとも一つの配線は、隣接する層の配線に接続される
柱状配線部分、及び前記隣接する層の配線の少なくとも
一部のパターンと同じパターン部分を有していることを
特徴とする半導体装置の製造方法が得られる。

【００２１】

【作用】第１の配線を形成した後、絶縁膜を成長し、第
１の配線表面が出るまで研磨する。これにより、第１の
配線の段差は、完全に平坦化できる。平坦化した後に、
通常の配線のビアホールに相当する柱状部分及び第１の
配線と同様の配線パターンからなる第２の配線を形成し
ているため、第２の配線を第１の配線と同等に微細化及
びレイアウト出来る。

【００２２】また、第１の配線上に第２の配線を形成す
ることが出来るため、厚さの薄い幅が微細な配線を２層
以上重ねることにより、配線膜厚が厚く低抵抗な、幅が
微細な配線を形成することが出来る。

【００２３】以上のことから、集積回路の高集積化を図
れるとともに、配線抵抗を低くしたい部分は配線を２層
以上にして低抵抗化できるため、集積回路の高速化も図
ることが出来る。

【００２４】

【発明の実施の形態】

第１の実施の形態 本発明の第１の実施の形態について図１を参照して詳細
に説明する。

【００２５】図１（ａ）は、平坦化された下層層間絶縁
膜１上に、金属からなる第１の配線２を形成し、第１の
絶縁膜３を成長した状態である。

【００２６】次に図１（ｂ）は、第１の絶縁膜３を第１
の配線２の表面が出るまで研磨した後、第２の配線４を
形成した状態である。第２の配線４は、ビアホール部分
に相当する柱状配線部分４ａ、及び低抵抗化のため第１
の配線２を厚くするための第１の配線２と同様のパター
ン部分４ｂから成っている。

【００２７】次に図１（ｃ）は、第２の絶縁膜５を成長
し、第２の配線４の表面が出るまで研磨した後、第３の
配線６を形成した状態を示している。

【００２８】第２の実施の形態 次に、本発明の第２の実施の形態について図２を参照し
て説明する。

【００２９】第１の実施の形態で、第３の配線６を形成
した後、第３の絶縁膜７を成長し、第３の配線６の表面
が出るまで研磨し、第３の配線６の段差を平坦化する。

【００３０】次に、第４の配線８を形成する。第４の配
線８は、通常の配線構造のビアホールに相当する柱状部
分８ａ、及び第３の配線６に重ねるための第３の配線６
と同様のパターン部分８ｂからなっている。次に、第４
の絶縁膜９を成長し、第４の配線８の表面が出るまで研
磨し、第４の配線８の段差を平坦化する。

【００３１】次に、第５の配線１０を形成すると、図２
の状態となる。

【００３２】

【実施例】

第１の実施例 第１の実施形態の一実施例について図１を参照しながら
説明する。

【００３３】図１（ａ）は、研磨することによって平坦
化された下層層間絶縁膜１上に第１の配線２（ここで
は、上層よりＴｉＮ／Ｔｉ／Ａｌ、ＴｉＮ／Ａｌのよう
なアルミとバリアメタルの積層構造、微細パターンの幅
０．５μｍ、厚さ０．５μｍ）をフォトレジスト（以下
ＰＲと称する）によるパターニングとエッチング技術に
より形成し、絶縁膜３（ここでは、酸化膜、厚さ０．８
μｍ）を成長した状態である。

【００３４】次に図１（ｂ）に示すように、第１の配線
２の表面が出るまで研磨し、配線段差を完全に平坦化し
た後、第２の配線４（ここでは、上層よりＴｉＮ／Ｔｉ
／Ａｌ、ＴｉＮ／Ａｌのようなアルミとバリアメタルの
積層構造、厚さ０．５μｍ）をスパッタし、ＰＲでパタ
ーニングし、エッチングする（ここでは、微細パターン
の幅０．５μｍ）。このエッチングでは、Ｔｉ、ＴｉＮ
等のバリアメタルとアルミで、エッチングレートが異な
るため（アルミの方がバリアメタルに対して１０倍以上
エッチングレートが高い）、第１の配線２のバリアメタ
ル膜が露出した時点で第２の配線４のエッチングを終了
することにより、制御性良くエッチングすることができ
る。

【００３５】第２の配線４は、上層配線との導通をとる
ビアホールに相当する柱状配線部分４ａ（本実施例の場
合、幅０．５μｍ。幅は０．５μｍより長くても問題な
い。）、及び低抵抗化のため第１の配線２と合わせて膜
厚１．０μｍの厚い配線を形成するパターン部分４ｂか
ら成っている。

【００３６】次に図１（ｃ）に示すように、第２の絶縁
膜５（ここでは、酸化膜、厚さ０．８μｍ）を成長し、
第２の配線４の表面が出るまで研磨し、第２の配線４の
段差を完全に平坦化する。続いて、第３の配線６（ここ
では、上層よりＴｉＮ／Ｔｉ／Ａｌ、ＴｉＮ／Ａｌのよ
うなアルミとバリアメタルの積層構造、厚さ０．５μ
ｍ）をスパッタする。次にＰＲでパターニングし、エッ
チングすると（ここでは、微細パターンの幅０．５μ
ｍ）、図１（ｃ）に示すように、本実施例の完成状態と
なる。

【００３７】本実施例では、第２の配線４は、第１の配
線２と第３の配線６の導通をとるビアホールに相当する
柱状部分４ａ、及び第１の配線２の抵抗を下げるために
第１の配線パターンに重ねたパターン部分４ｂからなっ
ている。第１の配線２の段差を平坦化した後に第２の配
線４を形成しているため、第２の配線４は、幅０．５μ
ｍ程度まで微細化可能になっている。また、第１の配線
２を接続するように第２の配線４のパターンを形成する
ことも可能である。

【００３８】本実施例では、配線抵抗を小さくしたい部
分については、本実施例では、第１の配線２と第２の配
線４を重ね合わせて、厚さ１．０μｍとしているが、更
に第３の配線６を重ね合わせて１．５μｍとすることも
出来る。配線を２回以上に分けて形成しているため、本
実施例であれば、幅０．５μｍ、厚さ１．５μｍの配線
も可能である。

【００３９】第２の実施例 第２の実施形態の一実施例について図２を参照しながら
説明する。本実施例では、第１の実施例の図１（ｃ）に
示す第３の配線６を形成した後、第３の絶縁膜７（ここ
では、酸化膜０．８μｍ）を成長し、第３の配線６の表
面が出るまで研磨し、平坦化する。

【００４０】次に、第４の配線８（ここでは、上層よ
り、ＴｉＮ／Ｔｉ／Ａｌ、ＴｉＮ／Ａｌのようなアルミ
とバリアメタルとの積層膜、厚さ０．５μｍ、幅１．０
μｍ）を形成する。第３の配線６の段差を完全に平坦化
しているため、幅０．５μｍ程度の微細配線も可能であ
る。

【００４１】次に、第４の絶縁膜９（ここでは、酸化
膜、厚さ０．８μｍ）を成長し、第４の配線８の表面が
出るまで研磨し、平坦化する。

【００４２】次に、第５の配線１０（ここでは、上層か
らＴｉＮ／Ｔｉ／Ａｌ、ＴｉＮ／Ａｌのようなアルミと
バリアメタルとの積層膜、厚さ０．５μｍ、微細パター
ンの幅０．５μｍ）を形成すると図２の完成状態とな
る。

【００４３】本実施例では、第１の実施例の製造方法を
繰り返すことによって、通常のビアホールで上下配線を
接続している半導体装置の製造方法の３層配線構造にあ
たる微細な配線幅の多層配線を形成している。

【００４４】本発明では、通常の配線及びビアホール部
分に相当する配線ともに、絶縁膜成長と研磨によって完
全平坦化しているため、更に多層配線を形成することも
可能である。

【００４５】

【発明の効果】本発明の第１の効果は、ビアホール部分
に相当する柱状配線部分を含む配線層を下層の配線層に
重ねて形成することにより、配線膜厚を２層分、３層分
と厚くすることが出来、配線抵抗を１層の配線に対して
２分の１、３分の１と低抵抗化可能である。また、下層
配線に重ねずに下層配線を接続するようにビアホール部
分に相当する柱状配線部分を含む配線層を形成すること
により、配線のレイアウトの自由度を高く出来る効果が
ある。

【００４６】本発明の第２の効果は、ビアホールに相当
する部分の柱状配線部分も含めて各層の配線をスパッタ
等で形成できるため、膜厚ばらつきも小さく、安定して
所望の膜厚を得ることが出来る。

【００４７】本発明の第３の効果は、配線を形成した
後、絶縁膜成長、研磨によって、下層配線段差を完全平
坦化した後、上層配線を形成しているので、配線幅が
０．５μｍ程度の微細な配線によって形成される３層以
上の多層配線を容易に実現できることである。

【図面の簡単な説明】

【図１】本発明の第１の実施形態による半導体装置の製
造方法の工程を示す断面図である。

【図２】本発明の第２の実施形態により得られた半導体
装置の断面図である。

【図３】従来技術の一例による半導体装置の製造方法の
工程を示す断面図である。

【図４】従来技術の他の例による半導体装置の製造方法
の工程を示す断面図である。

【符号の説明】

１ 下層層間絶縁膜 １ａ 溝 ２ 第１の配線 ３ 第１の絶縁膜 ４ 第２の配線 ４ａ 柱状配線部分 ４ｂ パターン部分 ５ 第２の絶縁膜 ６ 第３の配線 ７ 第３の絶縁膜 ８ 第４の絶縁膜 ９ 第４の絶縁膜 １０ 第５の配線 １１ａ 上層配線膜 １１ａ′柱状配線部分 １１ｂ 埋込下層配線膜 １２ 絶縁膜 １３ フォトレジスト １４ タングステン膜の柱

Claims (5)

【特許請求の範囲】
1. 【請求項１】 平坦化された下層層間絶縁膜上に第１の
   配線を形成する工程と、次に第１の絶縁膜を成長する工
   程と、次に前記第１の配線表面が露出するまで前記第１
   の絶縁膜を研磨する工程と、次に前記第１の配線上及び
   前記第１の絶縁膜上に第２の配線を形成する工程と、次
   に第２の絶縁膜を成長する工程と、次に前記第２の配線
   表面が露出するまで前記第２の絶縁膜を研磨する工程
   と、次に前記第２の配線上及び前記第２の絶縁膜上に第
   ３の配線を形成する工程とを含むことを特徴とする半導
   体装置の製造方法。
2. 【請求項２】 請求項１記載の半導体装置の製造方法に
   おいて、前記第１の配線、前記第２の配線、及び前記第
   ３の配線の全て又は一部が柱状形状をなし、前記第２の
   配線が前記第１の配線と前記第３の配線を接続している
   ことを特徴とする半導体装置の製造方法。
3. 【請求項３】 請求項１記載の半導体装置の製造方法に
   おいて、第１の配線を形成する工程と、次に第１の絶縁
   膜を成長する工程と、次に前記第１の配線表面が露出す
   るまで前記第１の絶縁膜を研磨する工程と、次に前記第
   １の配線上及び前記第１の絶縁膜上に第２の配線を形成
   する工程と、次に第２の絶縁膜を成長する工程と、次に
   前記第２の配線表面が露出するまで前記第２の絶縁膜を
   研磨する工程と、次に前記第２の配線上及び前記第２の
   絶縁膜上に第３の配線を形成する工程とを繰り返すこと
   により、３層以上の多層配線を形成することを特徴とす
   る半導体装置の製造方法。
4. 【請求項４】 配線を形成する工程と、該配線上に絶縁
   膜を形成する工程と、該絶縁膜を前記配線表面が露出す
   るまで研磨して平坦化する工程とを、平坦化された下層
   層間絶縁膜上で２回以上繰り返すことを特徴とする半導
   体装置の製造方法。
5. 【請求項５】 請求項４記載の半導体装置の製造方法に
   おいて、前記配線の内、少なくとも一つの配線は、隣接
   する層の配線に接続される柱状配線部分、及び前記隣接
   する層の配線の少なくとも一部のパターンと同じパター
   ン部分を有していることを特徴とする半導体装置の製造
   方法。