JPH0249495A - 積層基板 - Google Patents
積層基板Info
- Publication number
- JPH0249495A JPH0249495A JP20085788A JP20085788A JPH0249495A JP H0249495 A JPH0249495 A JP H0249495A JP 20085788 A JP20085788 A JP 20085788A JP 20085788 A JP20085788 A JP 20085788A JP H0249495 A JPH0249495 A JP H0249495A
- Authority
- JP
- Japan
- Prior art keywords
- board
- bonding
- contact
- substrate
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 description 27
- 238000000034 method Methods 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 241000238366 Cephalopoda Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000001815 facial effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、基板上に接触端子、接合端子等を形成した回
路基板を積層した積層基板に関する。
路基板を積層した積層基板に関する。
従来、導体パターンを立体的に構成する目的で提案され
た多層基板については、種々の技術が開示されている。
た多層基板については、種々の技術が開示されている。
しかし、部分的に多層化を図る場合には、多層基板の技
術を応用した、例えば第６図に示すような積層基板が提
案されている。第６図は、従来の積層基板２６の断面図
であり、第７図に示すごとく、上面に接触端子２２を形
成したコンタクト基板２１．少なくともコンタクト基板
２１との対向面の裏面に導体パターン２４を形成したメ
イン基板２３．およびコンタクト基板２１とメイン基板
２３とを接着する接着剤２５とから構成されている。両
店＋反２１．２３は、メインＸ＋反２３をベースとして
、接着剤２５を介し、各コンタクト基板２１がセットさ
れる。次にヒート・プレス等により一定時間（通常５０
分）加熱・加圧して両店板２１．２３を接着していたが
、各コンタクト基板２３の基材厚みバラツキ（通常６０
〜８０μ）により接着剤２５厚みが一定せず、後工程の
スルーホール工程で導通不良等が多発する問題があり、
またヒート・プレスによる加工はバッチ処理の為、生産
効率が悪い欠点を有している。接着された両店板２１．
２３は、第８図に示すごとくスルーホール工程、メツキ
工程を実施することにより積層基板２Ｇとして製品化さ
れるのであるが、スルーホール工程において、前述した
接着剤厚みのバラツキによるスミャ発生に起因する穴明
部の導通不良が発生する。またレジストコーティング■
以降のスルーホール工程において、両基板２１、２３の
段差部２８のレジスト破ＩＱが生じ（図示せず）１段差
部２８付近よりＣｕ活性剤が侵入して不要部分にＣｕメ
フキがなされる不具合があった。
術を応用した、例えば第６図に示すような積層基板が提
案されている。第６図は、従来の積層基板２６の断面図
であり、第７図に示すごとく、上面に接触端子２２を形
成したコンタクト基板２１．少なくともコンタクト基板
２１との対向面の裏面に導体パターン２４を形成したメ
イン基板２３．およびコンタクト基板２１とメイン基板
２３とを接着する接着剤２５とから構成されている。両
店＋反２１．２３は、メインＸ＋反２３をベースとして
、接着剤２５を介し、各コンタクト基板２１がセットさ
れる。次にヒート・プレス等により一定時間（通常５０
分）加熱・加圧して両店板２１．２３を接着していたが
、各コンタクト基板２３の基材厚みバラツキ（通常６０
〜８０μ）により接着剤２５厚みが一定せず、後工程の
スルーホール工程で導通不良等が多発する問題があり、
またヒート・プレスによる加工はバッチ処理の為、生産
効率が悪い欠点を有している。接着された両店板２１．
２３は、第８図に示すごとくスルーホール工程、メツキ
工程を実施することにより積層基板２Ｇとして製品化さ
れるのであるが、スルーホール工程において、前述した
接着剤厚みのバラツキによるスミャ発生に起因する穴明
部の導通不良が発生する。またレジストコーティング■
以降のスルーホール工程において、両基板２１、２３の
段差部２８のレジスト破ＩＱが生じ（図示せず）１段差
部２８付近よりＣｕ活性剤が侵入して不要部分にＣｕメ
フキがなされる不具合があった。
尚、両基板２１．２３は第８図のスルーホール工程によ
り導通穴２７を設け、接触端子２２と導体パターン２４
とが電気的に導通し、かつメノキ工程により必要部分に
ＮｉｋよびハードＡｕメンキ工程がなされている。
り導通穴２７を設け、接触端子２２と導体パターン２４
とが電気的に導通し、かつメノキ工程により必要部分に
ＮｉｋよびハードＡｕメンキ工程がなされている。
上述したごとく、従来の多Ｎ基板技術による積層基板は
、コンタクト基板厚みのバラツギにより接着剤厚みが変
動し、スルーホール工程におけるスミャ発生に起因する
導通穴の導通不良が発生しやすく、かつ段差部でのレジ
スト破損によ・る不具合を有する。また、メイン基板、
コンタクト基板の接着後に、スルーホール、メノキ工程
を要し、積ＩＪ基板製造上の結合歩留低下の要因ともな
る。
、コンタクト基板厚みのバラツギにより接着剤厚みが変
動し、スルーホール工程におけるスミャ発生に起因する
導通穴の導通不良が発生しやすく、かつ段差部でのレジ
スト破損によ・る不具合を有する。また、メイン基板、
コンタクト基板の接着後に、スルーホール、メノキ工程
を要し、積ＩＪ基板製造上の結合歩留低下の要因ともな
る。
さらに、メイン基板、コンタクト基板の接着は、ヒート
・プレス等によるバッチ処理生産となり生産効率が悪い
等の欠点を有していた。本発明は、上記従来技術の問題
点を解決し、メイン基板とコンタクト基板とから成る積
Ｎ基板を、安定した品質で、かつ生産効率を向上させ低
コストで提供することを目的とする。
・プレス等によるバッチ処理生産となり生産効率が悪い
等の欠点を有していた。本発明は、上記従来技術の問題
点を解決し、メイン基板とコンタクト基板とから成る積
Ｎ基板を、安定した品質で、かつ生産効率を向上させ低
コストで提供することを目的とする。
本発明は、コンタクト基板に凸状の接合端子を形成し、
該接合端子をメイン基板の接合ランドに、ハンダ等の電
気的導通手段を目的とする接合材料で接合した積層基板
を提供することである。
該接合端子をメイン基板の接合ランドに、ハンダ等の電
気的導通手段を目的とする接合材料で接合した積層基板
を提供することである。
以下、本発明の実施例を図面に基づいて説明する。
第１図は本発明による積層基板１の平面図、第２図は同
上断面図である。積層基板１は、コンタクト基板２と、
メイン基板３で構成されている。
上断面図である。積層基板１は、コンタクト基板２と、
メイン基板３で構成されている。
コンタクト基板２の一面には接触端子４が形成され、か
つ導通穴５を介して他面の接合端子７に導通する導体パ
ターン６に接続している。面記接合端子７は、第３図に
示すごとく凸状に形成されており、その凸部の高さ、形
状等は要求特性に応して選定、形成される。第４図にお
いてＣｕ箔より成る導体パターンの場合の接合端子７形
成の一実施例を説明すると、所望のパターン形成を完了
したコンタクト基板２にレジスト１３をコーティングし
、。
つ導通穴５を介して他面の接合端子７に導通する導体パ
ターン６に接続している。面記接合端子７は、第３図に
示すごとく凸状に形成されており、その凸部の高さ、形
状等は要求特性に応して選定、形成される。第４図にお
いてＣｕ箔より成る導体パターンの場合の接合端子７形
成の一実施例を説明すると、所望のパターン形成を完了
したコンタクト基板２にレジスト１３をコーティングし
、。
接合端子７部のみレジスト１３を除去する〈第４図（ａ
）〉。次にＣｕを化学的処理、例えば電解メツキ法によ
り成長させく第４図（ｂｌ＞、その後レジストＩ３を除
去することにより凸形状の接合端子７が形成される〈第
４図（Ｃ））。
）〉。次にＣｕを化学的処理、例えば電解メツキ法によ
り成長させく第４図（ｂｌ＞、その後レジストＩ３を除
去することにより凸形状の接合端子７が形成される〈第
４図（Ｃ））。
尚、前記工程完了後メブキ処理等により接合端子７表面
に異種金属８を施してもよい。
に異種金属８を施してもよい。
メイン基板３には、少なくともコンタクト基板２の接合
端子７と対向する導体パターン９が形成されており、該
導体パターン９の一部には前記接合端子７と対向する位
置に接合ランド１０が形成されている。
端子７と対向する導体パターン９が形成されており、該
導体パターン９の一部には前記接合端子７と対向する位
置に接合ランド１０が形成されている。
次にコンタクト基板２とメイン基板３との接合方法の一
実施例を第２図において説明すると、メイン基板３の接
合ランド］Ｏ部に電気的導通手段を目的とする接合材料
、例えばハンダ１１を塗布する。
実施例を第２図において説明すると、メイン基板３の接
合ランド］Ｏ部に電気的導通手段を目的とする接合材料
、例えばハンダ１１を塗布する。
その後、コンタクト基板２を接合端子７が、接合ランド
１０に対向するようにセットし、その状態で加熱炉等に
より所定条件で加熱し、ハンダ１１をン容融させること
により、接合端子７．接合ランド１０を接合し、コンタ
クト基板２とメイン基板３とを積層し、積Ｎ基板工を得
ることができる。本方法によれば、メイン基板３をヘー
スとして、ハンダ１１を供給、コンタクト基板２に供給
、加熱等の工程をライン化することが可能である。
１０に対向するようにセットし、その状態で加熱炉等に
より所定条件で加熱し、ハンダ１１をン容融させること
により、接合端子７．接合ランド１０を接合し、コンタ
クト基板２とメイン基板３とを積層し、積Ｎ基板工を得
ることができる。本方法によれば、メイン基板３をヘー
スとして、ハンダ１１を供給、コンタクト基板２に供給
、加熱等の工程をライン化することが可能である。
本発明の接合方法の他の実施例を第５図において説明す
ると、１２は熱圧着することにより、加圧方向のみに電
気的導通可能な異方導電材料より成る接合材であり、コ
ンタクト基板２とメイン基板３との間に前記接合材１２
を介在せしめ、前記接合端子７と接合ランド１０間で加
圧し、電気的導通をはかると同時に両基板２．３を接着
する。
ると、１２は熱圧着することにより、加圧方向のみに電
気的導通可能な異方導電材料より成る接合材であり、コ
ンタクト基板２とメイン基板３との間に前記接合材１２
を介在せしめ、前記接合端子７と接合ランド１０間で加
圧し、電気的導通をはかると同時に両基板２．３を接着
する。
尚、コンタクト基板２とメイン基板３の基本的構造は前
記実施例と同一であるが、側基板には位置出し用の位置
認識パターン（図示せず）が必要となる。本構造によれ
ば、前記実施例の接合材料であるハンダに比べ、加熱処
理の時間短縮が図れ、より効率的な生産が可能となる。
記実施例と同一であるが、側基板には位置出し用の位置
認識パターン（図示せず）が必要となる。本構造によれ
ば、前記実施例の接合材料であるハンダに比べ、加熱処
理の時間短縮が図れ、より効率的な生産が可能となる。
以上に説明したごとく、本発明による積層基板であれば
、コンタクト基板、メイン基板の接合をハンダ・異方導
電材料等から成る接合材で行うことから、コンタクト基
板の厚みバラツキによる不具合を除去でき、かつ基板処
理（スルーホール、メノキ工程）が削除できたので従来
に比べて総合歩留が向上する。また側基板の接着が不要
となったことからヒート・プレス等のバッチ処理工程が
無くなり、したがって接合工程のライン化が図れて生産
効率が向上し、コスト面でも有利となる等の効果を有す
る。
、コンタクト基板、メイン基板の接合をハンダ・異方導
電材料等から成る接合材で行うことから、コンタクト基
板の厚みバラツキによる不具合を除去でき、かつ基板処
理（スルーホール、メノキ工程）が削除できたので従来
に比べて総合歩留が向上する。また側基板の接着が不要
となったことからヒート・プレス等のバッチ処理工程が
無くなり、したがって接合工程のライン化が図れて生産
効率が向上し、コスト面でも有利となる等の効果を有す
る。
第１図は本発明実施例の特層基板の部分平面図、本発明
の他の実施例の断面図、第６図は従来実施例の断面図、
第７図は従来実施例の部品構成図、第８図は従来実施例
の工程図である。
の他の実施例の断面図、第６図は従来実施例の断面図、
第７図は従来実施例の部品構成図、第８図は従来実施例
の工程図である。
１・・ 積層基板
２・・・コンタクト基板
３・・・メイン基板
７・・ 接合端子
１０・・・接合ランド
１１・・・ハンダ
１２ ・・接合材
以 上
出願人 セイコー京葉工業株式会社
代理人 弁理士 林 敬 之 助
（α）
本発明の積、Ｖ基板の′Ｄ分モ面図
第 １ 図
第１図の断面図
′ｖＪ２Ｕ２Ｊ
ｆｃ）
待８端子形成゛の工程口
第 ４ 図
才σ８肩子の姪人直面図
第 ３ 図
本発明のセ大施イ列の比π面図
第 ５ 図
従来の１，１基板ａＨ面図
第 ６ 図
２Ｉフ〉タタと
２２投＊！、環条〆連籾
従来の積層基板部品橿へ図
肩 ７ 図
イカも采グ）ｆ貴眉基才反、のゴ〕オ至図第
図
Claims (1)
- 絶縁基材上に所定の導体パターンを形成した回路基板を
積層した積層基板において、コンタクト基板の導体パタ
ーンの一部に凸状の接合端子を形成し、かつ前記接合端
子に対向する面に接合ランドを形成したメイン基板とを
、接合材を介在して接合したことを特徴とする積層基板
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63200857A JP2668558B2 (ja) | 1988-08-11 | 1988-08-11 | 積層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63200857A JP2668558B2 (ja) | 1988-08-11 | 1988-08-11 | 積層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0249495A true JPH0249495A (ja) | 1990-02-19 |
| JP2668558B2 JP2668558B2 (ja) | 1997-10-27 |
Family
ID=16431377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63200857A Expired - Fee Related JP2668558B2 (ja) | 1988-08-11 | 1988-08-11 | 積層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2668558B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2317394A1 (en) | 2009-10-27 | 2011-05-04 | Ricoh Company, Ltd. | Mechanism for Electrifying, Method of Electrifying, and Conductive Member |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109349A (en) * | 1980-12-26 | 1982-07-07 | Hitachi Ltd | Face-down bonding method |
| JPS6136962A (ja) * | 1984-07-30 | 1986-02-21 | Nec Corp | 電子回路パツケ−ジ |
-
1988
- 1988-08-11 JP JP63200857A patent/JP2668558B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109349A (en) * | 1980-12-26 | 1982-07-07 | Hitachi Ltd | Face-down bonding method |
| JPS6136962A (ja) * | 1984-07-30 | 1986-02-21 | Nec Corp | 電子回路パツケ−ジ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2317394A1 (en) | 2009-10-27 | 2011-05-04 | Ricoh Company, Ltd. | Mechanism for Electrifying, Method of Electrifying, and Conductive Member |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2668558B2 (ja) | 1997-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6331679B1 (en) | Multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| JPH0669005B2 (ja) | 多層シ−トコイル | |
| JP3246010B2 (ja) | フリップチップ実装用基板の電極構造 | |
| JP2003142797A5 (ja) | ||
| JPH09263079A (ja) | 電気部品素子およびその製造方法 | |
| JPH0249495A (ja) | 積層基板 | |
| JPS6358708A (ja) | 異方性導電膜 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JP2730212B2 (ja) | 混成集積回路装置 | |
| JP3608476B2 (ja) | 半導体チップ実装回路基板及び回路基板への半導体チップの実装方法 | |
| JPS62126645A (ja) | Ｌｓｉチツプ実装方法 | |
| JP2954559B2 (ja) | 配線基板の電極構造 | |
| JPH04335596A (ja) | スルーホールプリント配線基板の製造方法 | |
| JPS6352795B2 (ja) | ||
| JPH0714966A (ja) | 多端子複合リードフレームとその製造方法 | |
| JPS63126240A (ja) | 電子部品の実装方法 | |
| JPH06132659A (ja) | スルホールプリント配線板の製造方法 | |
| JPS62171133A (ja) | Ｉｃ実装法 | |
| JPH01124293A (ja) | 両面プリント基板の製造方法 | |
| JPS62115836A (ja) | 混成集積回路の製造方法 | |
| JPH05855B2 (ja) | ||
| JPH04164342A (ja) | 高密度部品の実装方法 | |
| JPS6341054A (ja) | 混成集積回路の接着方法 | |
| JPS63155677A (ja) | 触覚センサと基板の接続方法 | |
| JPS58121698A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |