JPH0251069A - ロジックアナライザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はディジタル記憶方式で波形を観測する方式に関
し、特にロジックアナライザの改良に関する。

（従来の技術） 従来技術による四シックアナライザの一例を第３図に示
す。第３図において、３０１は入力端子、３０３は記憶
回路、３０５は出力装置である。

第３図において、記憶回路３０３は記憶したい信号をロ
ジックデータとして記憶保持しておくためのものである
。信号線３０２を通じて、記憶したい信号はデータとし
て記憶回路３０３に入力される。記憶されたデータは、
出力要求によりて信号線３０４を通じて出力装置３０５
に送出される。出力装置３０５の表示波形例を第４図に
示す。

（発明が解決しようとする課題） 上述した従来のロジックアナライザは、ロジックデータ
を入力する入力信号線上のロジックデータに変化点があ
るか否かに関係なく、入力信号線上のロジックデータに
変化点があるか否かに関係なく、入力信号線上のロジッ
クデータを記憶回路３０３に入力して記憶するため、長
時間にわたって変化のない場合には情報量が著しく減少
してしまうという欠点がある。

本発明の目的は、記憶回路に入力する前のロジックデー
タに変化点があるか否かを微分回路により知るとともに
、その出力としての微分信号によってロジックデータの
変わり際に制御コードを代入し、その出力をデータとじ
１記憶しておき、出力要求によって記憶回路により出力
されるデータ内の制御コードを解読することによって上
記欠点を除去し、情報量の減少を防ぐことができるよう
に構成したロジックアナライザを提供することにある。

（！１題を解決するための手段） 本発明によるロジックアナライザは記憶回路と、微分回
路と、制御コード代入回路と、制御コード解読回路とを
具備して構成したものである。

記憶回路は、ロジックデータを入力して格納するための
ものである。

微分回路は、記憶回路に記憶しようとする入力信号の微
分信号を生成するためのものである。

制御コード代入回路は、微分信号によって制御コードを
入力信号に付加するためのものである。

制御コード解読回路は、出力要求に従って記憶回路より
読出されたロジックデータに付加された制御コードを解
読し【出力する怠めＣあのである。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は本発明によるロジックアナライザの一実施例を
示すブロック図である０本発明によるロジックアナライ
ザは微分回路１０３と、制御コード代入回路１０５と、
記憶回路１０７と、制御コード解読回路１０９と、出力
装置１１１とによりて構成される。入力端子１０１に入
力されたロジックデータは、微分回路１０３と制御コー
ド代入回路１０５とに信号線１０２を通じて入力される
。微分回路１０３では、そのデータに変化点があるか否
かを判定し、判定結果を微分信号として信号線１０４を
通じて制御コード代入回路１０５に送出する。

第２図は、第１図のロジックアナライザの出力装置１１
１上に表示される出力波形例を示す説明図である。

制御コード代入回路１０５は、信号線１０４上の信号に
変化点が存在する場合の信号であれば、信号線１０２上
の信号をそのます記憶回路１０７に入力するが、変化点
のない場合の信号であれば、そのまま記憶回路１０７に
は入力せず、変化点のある場合の信号がくるまでの時間
（第２図の＠ｔ＃を参照。）を計測して、そのとき（ｉ
号紐１０２上の信号の値と、時間ｔを意味するコードと
を記憶回路１０７に送る。

出力要求により記憶回路１０７からロジックデータが出
力されるときに、制御コードは含まれていない場合には
制御コード解読回路１０９はそのデータをそのまま出力
装置１１１に送り、制御コードが代入されているときに
はその制御コードを解読して、出力装置１１１に命令す
る。

（第２図のパルス波形を参照。） （発明の効果） 以上説明したように本発明は、ロジックデータの一部を
制御コードに置き換えることによって、データを圧縮す
ることができ、同一の記憶容量でも情報量を増加させる
ことができると云う効果がある。

【図面の簡単な説明】

第１図は、本発明によるロジックアナライザの一実施例
を示すブロック図である。 第２図は、第１図の出力装置の表示波形を示す説明図で
ある。 第３図は、従来技術によるロジックアナライザの一例を
示すブロック図である。 第４図は、第３図の出力装置の表示波形例を示す説明図
である。 １０１．３０１−・・入力端子 １０３・・・微分回路 １０５・・・制御コード代入回路 １０７．３０３・・・記憶回路 １０９・・・制御コード解読回路 １１１．３０５・・・出力装置 １０２．１０４，１０６，１０８．！１０，３０２゜３
０４・・・信号線 特許出願人　　日本電気株式会社

Claims (1)

【特許請求の範囲】
1. ロジックデータを入力して格納するための記憶回路と、
   前記記憶回路に記憶しようとする入力信号の微分信号を
   生成するための微分回路と、前記微分信号によって制御
   コードを入力信号に付加するための制御コード代入回路
   と、出力要求に従つて前記記憶回路より読出されたロジ
   ックデータに付加させた前記制御コードを解読して出力
   するための制御コード解読回路とを具備して構成したこ
   とを特徴とするロジックアナライザ。