JPH0254959A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0254959A JPH0254959A JP63206988A JP20698888A JPH0254959A JP H0254959 A JPH0254959 A JP H0254959A JP 63206988 A JP63206988 A JP 63206988A JP 20698888 A JP20698888 A JP 20698888A JP H0254959 A JPH0254959 A JP H0254959A
- Authority
- JP
- Japan
- Prior art keywords
- phosphorus
- transistor
- channel
- semiconductor device
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/605—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having significant overlap between the lightly-doped extensions and the gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0128—Manufacturing their channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/8311—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different channel structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/8312—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different source or drain region structures, e.g. IGFETs having symmetrical source or drain regions integrated with IGFETs having asymmetrical source or drain regions
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、半導体基板上に形成された、少な（ともＮチ
ャンネル型ＭＯＳ）ランジスタを含んで構成される内部
回路と、同じく、少なくともＮチャンネル型ＭＯＳ）ラ
ンジスタを含んで構成される外部からの過大な静電気な
どのサージ入力に対して内部回路を保護するための周辺
回路の構造為特に周辺回路のＭＯＳトランジスタ＋？ｌ
ｔ造に関する周辺回路のＮチャンネルトランジスタのド
レイン拡散層のリン濃度を、内部回路のＮチャンネルト
ランジスタのドレイン拡散層のリン濃度よりも濃くする
ことにより、静電気などの外部からのサージ入力に対す
る保護効果の増大を計る様にしたものである。
ャンネル型ＭＯＳ）ランジスタを含んで構成される内部
回路と、同じく、少なくともＮチャンネル型ＭＯＳ）ラ
ンジスタを含んで構成される外部からの過大な静電気な
どのサージ入力に対して内部回路を保護するための周辺
回路の構造為特に周辺回路のＭＯＳトランジスタ＋？ｌ
ｔ造に関する周辺回路のＮチャンネルトランジスタのド
レイン拡散層のリン濃度を、内部回路のＮチャンネルト
ランジスタのドレイン拡散層のリン濃度よりも濃くする
ことにより、静電気などの外部からのサージ入力に対す
る保護効果の増大を計る様にしたものである。
［従来の技術］
従来の静電気などの外部からのサージ入力に対する保護
としては、ポンディングパッド部と内部回路との間に１
拡散抵抗やＰＯＬＹ−３ｉ抵抗などの各種の抵抗や、ダ
イオード、トランジスタなどを組み合わせて保護回路を
構成し、保護していた。
としては、ポンディングパッド部と内部回路との間に１
拡散抵抗やＰＯＬＹ−３ｉ抵抗などの各種の抵抗や、ダ
イオード、トランジスタなどを組み合わせて保護回路を
構成し、保護していた。
［発明の概要コ
本発明は、内部回路、及び周辺回路のＮチャンネル型Ｍ
ＯＳ）ランジスタのドレイン拡散層がヒ素、及びリンに
より形成されている場合において、［発明が解決しよう
とする課Ｉ！］ 近年、トランジスタの微細化が進、んで来ておりトラン
ジスタの構造としても、ホットキャリア対策として、例
えばドレイン拡散層がヒ素の高濃度拡散層とリンによる
低濃度拡散層により構成されたＬＤＤ（Ｌｉｇｈｔｌｙ
ＤＯｐｅａ Ｄｒａｉｎ ）構造や、ヒ素とリン
の拡散係数の違いを利用して低濃度領域を設ける２重拡
散構造が、２μｍ以下のトランジスタチャンネル長から
積極的に採用されて来ている。このようにトランジスタ
の微細化が進み、低濃度領域をもったドレイン構造にな
ってくると、（例えばＯ，Ｄｕｖｖｕｒｙ、 Ｒ，Ａ、
ＭｃＰｈｏｅ、Ｄ、Ａ、Ｂａｇｌａｓ ａｎｄ Ｒ，Ｎ
、Ｒｏｕｎｔｒｅｅ、”ＫＳＤ ＰＲＯＴＥＯＴ工ＯＮ
ＲＫＬ工ＡＢ工り工ＴＹ工Ｎ１μＭ ０ＭＯ３’Ｉ’
ｌｌ！；０ＨＨＯＬＯＧＩｉ”ｉｎ Ｐｒｏｃ、工ＦＩ
ＰＳ、Ｉ）Ｐ１９９−２０５（１９８６））チャンネル
長の減少とあいまって、トランジスタ自体のサージ入力
に対する破壊強度は著しく弱（なるため、従来の技術で
はサージ入力に対する保護効果が十分でなくなってくる
。特にトランジスタのドレインが直接、ポンディングパ
ッドに繋がれるような出力端子についてはトランジスタ
自体のサージ耐量が、出力端子のサージ耐量となるため
、トランジスタの微細化によるトランジスタのサージ耐
量の低下の影響を大きく受けてしまうという１１％！題
を有する。そこで本発明はこのような課題を解決するも
ので、その目的とする所は、トランジスタを微細化して
も十分な保護効果をもった半導体装置を提供する所にあ
る。
ＯＳ）ランジスタのドレイン拡散層がヒ素、及びリンに
より形成されている場合において、［発明が解決しよう
とする課Ｉ！］ 近年、トランジスタの微細化が進、んで来ておりトラン
ジスタの構造としても、ホットキャリア対策として、例
えばドレイン拡散層がヒ素の高濃度拡散層とリンによる
低濃度拡散層により構成されたＬＤＤ（Ｌｉｇｈｔｌｙ
ＤＯｐｅａ Ｄｒａｉｎ ）構造や、ヒ素とリン
の拡散係数の違いを利用して低濃度領域を設ける２重拡
散構造が、２μｍ以下のトランジスタチャンネル長から
積極的に採用されて来ている。このようにトランジスタ
の微細化が進み、低濃度領域をもったドレイン構造にな
ってくると、（例えばＯ，Ｄｕｖｖｕｒｙ、 Ｒ，Ａ、
ＭｃＰｈｏｅ、Ｄ、Ａ、Ｂａｇｌａｓ ａｎｄ Ｒ，Ｎ
、Ｒｏｕｎｔｒｅｅ、”ＫＳＤ ＰＲＯＴＥＯＴ工ＯＮ
ＲＫＬ工ＡＢ工り工ＴＹ工Ｎ１μＭ ０ＭＯ３’Ｉ’
ｌｌ！；０ＨＨＯＬＯＧＩｉ”ｉｎ Ｐｒｏｃ、工ＦＩ
ＰＳ、Ｉ）Ｐ１９９−２０５（１９８６））チャンネル
長の減少とあいまって、トランジスタ自体のサージ入力
に対する破壊強度は著しく弱（なるため、従来の技術で
はサージ入力に対する保護効果が十分でなくなってくる
。特にトランジスタのドレインが直接、ポンディングパ
ッドに繋がれるような出力端子についてはトランジスタ
自体のサージ耐量が、出力端子のサージ耐量となるため
、トランジスタの微細化によるトランジスタのサージ耐
量の低下の影響を大きく受けてしまうという１１％！題
を有する。そこで本発明はこのような課題を解決するも
ので、その目的とする所は、トランジスタを微細化して
も十分な保護効果をもった半導体装置を提供する所にあ
る。
［課題を解決するための手段］
本発明の半導体装置は、周辺回路のＮチャンネルＷＭＯ
３）７ンジスタのドレイン拡散層のリン濃度を、内部回
路のＮチャンネルトランジスタのドレイン拡散層のリン
濃度よりも濃くしたことを特徴とする。
３）７ンジスタのドレイン拡散層のリン濃度を、内部回
路のＮチャンネルトランジスタのドレイン拡散層のリン
濃度よりも濃くしたことを特徴とする。
［実施例コ
第１図は、本発明の半導体装置の一実施例に於ける主要
断面図である。以下、第１図に従い、本発明の半導体装
置を説明する。
断面図である。以下、第１図に従い、本発明の半導体装
置を説明する。
ここでは、２重拡散構造をもつＮチャンネルトランジス
タについて説明する。
タについて説明する。
１０１はＰ型の８１基板であり、例えば、比抵抗として
１０Ω・国の基板を使う。１０２は素子分離用の絶縁膜
で有り、例えばＬＯＯＯ３法などを用いて形成する。１
０３はゲート酸化膜であり、例えば熱酸化法により、約
５００Ｘの酸化膜を形成する。１０４はゲート電極とな
る、例えばポリＳ１である。１０５は内部回路を構成す
るトランジスタであり、１０６は周辺回路を構成するト
ランジスタである。１０７はトレイン拡散層を構成する
Ｎ型高濃度拡散層であり、例えばヒ素を５Ｅ１５ｍ−２
イオン注入することにより形成する１０８は同じく、内
部回路のトランジスタのドレイン拡散層を構成するＮ型
低濃度拡散層であり、例えばリンを１Ｅ１４ｃＩｎ−２
イオン注入することにより、形成する。これに対し、１
０９は周辺回路を構成するトランジスタのドレイン拡散
層を構成するＮ型低濃度拡散層であり、例えばリンを３
Ｅ１４ｃｒ１１−２イオン注入することにより、形成す
る。１０９のリンの拡散層は１０８の同じくリンの拡散
層と別に形成しても良いし、全面に１０８のリンの拡散
層を形成した後、周辺回路のＮチャンネルトランジスタ
のみに、追加でリンをイオン注入し１０９を形成しても
よい。
１０Ω・国の基板を使う。１０２は素子分離用の絶縁膜
で有り、例えばＬＯＯＯ３法などを用いて形成する。１
０３はゲート酸化膜であり、例えば熱酸化法により、約
５００Ｘの酸化膜を形成する。１０４はゲート電極とな
る、例えばポリＳ１である。１０５は内部回路を構成す
るトランジスタであり、１０６は周辺回路を構成するト
ランジスタである。１０７はトレイン拡散層を構成する
Ｎ型高濃度拡散層であり、例えばヒ素を５Ｅ１５ｍ−２
イオン注入することにより形成する１０８は同じく、内
部回路のトランジスタのドレイン拡散層を構成するＮ型
低濃度拡散層であり、例えばリンを１Ｅ１４ｃＩｎ−２
イオン注入することにより、形成する。これに対し、１
０９は周辺回路を構成するトランジスタのドレイン拡散
層を構成するＮ型低濃度拡散層であり、例えばリンを３
Ｅ１４ｃｒ１１−２イオン注入することにより、形成す
る。１０９のリンの拡散層は１０８の同じくリンの拡散
層と別に形成しても良いし、全面に１０８のリンの拡散
層を形成した後、周辺回路のＮチャンネルトランジスタ
のみに、追加でリンをイオン注入し１０９を形成しても
よい。
さて、２重拡散構造において、リンのイオン注入量を変
えた場合の、ホットキャリアによる劣化と、静電気耐圧
は笛２図に示す通りである。チャンネル長が短くなると
、ホットキャリアによる劣化が激しくなるが、このホッ
トキャリアによる劣化は第２図に示す通り、リンのイオ
ン注入量に依存し、１ Ｆ、 １４ｃｙｔ−２程度のイ
オン注入量の場合が一番劣化が少な、く、リンのイオン
注入量を上げていくと、劣化が激しくなる。これに対し
、静電気耐圧は逆に１１！：１４ｃＩｎ−２程度で一番
低い。そこで、本発明のように、内部回路のＮチャンネ
ルトランジスタについてはホットキャリアによる劣化を
重視し、例えば１Ｅ１４α−２程度とし、静電気が加わ
る周辺回路のＮチャンネルトランジスタについては例え
ば３に１４ｍ−２とすることにより、ホットキャリアに
よる劣化にも強く、静電気耐圧も大きい、半導体装置が
得られる。また、周辺回路のＮチャンネルトランジスタ
の劣化については、例えばチャンネル長を内部回路のＮ
チャンネルトランジスタと比較し、大きくすることによ
り、事実上問題無いレベルとすることができる以上の説
明においては、２重拡散構造をもつＮチャンネルトラン
ジスタについて説明したが、ＬＤＤ構造についても同し
ような結果が得られた。
えた場合の、ホットキャリアによる劣化と、静電気耐圧
は笛２図に示す通りである。チャンネル長が短くなると
、ホットキャリアによる劣化が激しくなるが、このホッ
トキャリアによる劣化は第２図に示す通り、リンのイオ
ン注入量に依存し、１ Ｆ、 １４ｃｙｔ−２程度のイ
オン注入量の場合が一番劣化が少な、く、リンのイオン
注入量を上げていくと、劣化が激しくなる。これに対し
、静電気耐圧は逆に１１！：１４ｃＩｎ−２程度で一番
低い。そこで、本発明のように、内部回路のＮチャンネ
ルトランジスタについてはホットキャリアによる劣化を
重視し、例えば１Ｅ１４α−２程度とし、静電気が加わ
る周辺回路のＮチャンネルトランジスタについては例え
ば３に１４ｍ−２とすることにより、ホットキャリアに
よる劣化にも強く、静電気耐圧も大きい、半導体装置が
得られる。また、周辺回路のＮチャンネルトランジスタ
の劣化については、例えばチャンネル長を内部回路のＮ
チャンネルトランジスタと比較し、大きくすることによ
り、事実上問題無いレベルとすることができる以上の説
明においては、２重拡散構造をもつＮチャンネルトラン
ジスタについて説明したが、ＬＤＤ構造についても同し
ような結果が得られた。
第６図にＬＤＤ構造におけるリンの注入量とホットキャ
リアによる劣化、及び静′成気耐圧について示す。Ｔ、
Ｄ Ｄ構造の場合には、内部のＮチャンネルトランジ
スタのリンの注入量として、例えば６Ｋ １３ ｔｙｎ
−２年、周辺回路のＮチャンネルトランジスタのリンの
注入量として１Ｅ１４ｃｍ−２とすることにより、２重
拡散構造の場合と同じ効果が得られることがわかった。
リアによる劣化、及び静′成気耐圧について示す。Ｔ、
Ｄ Ｄ構造の場合には、内部のＮチャンネルトランジ
スタのリンの注入量として、例えば６Ｋ １３ ｔｙｎ
−２年、周辺回路のＮチャンネルトランジスタのリンの
注入量として１Ｅ１４ｃｍ−２とすることにより、２重
拡散構造の場合と同じ効果が得られることがわかった。
以上の説明においては、Ｎチャンネルトランジスタのみ
で説明したが、ＮチャンネルトランジスタとＰチャンネ
ルトランジスタで構成される半導体装置や、バイポーラ
トランジスタとＮチャンネルトランジスタとで構成され
る半導体装置についても本発明が適用出来る。
で説明したが、ＮチャンネルトランジスタとＰチャンネ
ルトランジスタで構成される半導体装置や、バイポーラ
トランジスタとＮチャンネルトランジスタとで構成され
る半導体装置についても本発明が適用出来る。
［発明の効果］
°以上述べてきた様に本発明の半導体装置によれば、周
辺回路のＮチャンネルトランジスタのリンの濃度を内部
回路のＮチャンネルトランジスタのリンの濃度より濃く
することにより、ホットキャリアに対しても強（、静電
気などの外部からのサージ入力に対する保護効果の増大
をはかれるという効果を有する。
辺回路のＮチャンネルトランジスタのリンの濃度を内部
回路のＮチャンネルトランジスタのリンの濃度より濃く
することにより、ホットキャリアに対しても強（、静電
気などの外部からのサージ入力に対する保護効果の増大
をはかれるという効果を有する。
第１図は本発明の一実施例を示す主要断面図。
第２図は２重拡散構造の場合のリンの注入量とホットキ
ャリアによる劣化量、及び静電気耐圧との関係図。嬉３
図はＬ Ｄ Ｄ ４４造の場合のリンの注入量とホット
キャリアによる劣化量、及び静電気耐圧との関係図。 １０１・・・・・・Ｐ型Ｓｉ基板 １０２・・・・・・素子分離膜 １０５・・・・・・ゲート酸化膜 １０４・・・・・・ゲート電極 ・・内部回路のＮチャンネル ト ランジス タ ６・・・・・・周辺回路のＮチャンネルト ランジス タ ・・・・・・高濃度拡散層 ９・・・・・・低濃度拡散層 以 上
ャリアによる劣化量、及び静電気耐圧との関係図。嬉３
図はＬ Ｄ Ｄ ４４造の場合のリンの注入量とホット
キャリアによる劣化量、及び静電気耐圧との関係図。 １０１・・・・・・Ｐ型Ｓｉ基板 １０２・・・・・・素子分離膜 １０５・・・・・・ゲート酸化膜 １０４・・・・・・ゲート電極 ・・内部回路のＮチャンネル ト ランジス タ ６・・・・・・周辺回路のＮチャンネルト ランジス タ ・・・・・・高濃度拡散層 ９・・・・・・低濃度拡散層 以 上
Claims (5)
- （１）半導体基板上に形成された、少なくともＮチャン
ネル型ＭＯＳトランジスタを含んで構成される内部回路
と、少なくともＮチャンネル型ＭＯＳトランジスタを含
んで構成される周辺回路よりなる半導体装置において、
前記内部回路、及び周辺回路のＮチャンネル型ＭＯＳト
ランジスタのドレイン拡散層がヒ素、及びリンにより形
成されており、なおかつ、前記周辺回路のＮチャンネル
トランジスタのドレイン拡散層のリン濃度が、前記内部
回路のＮチャンネルトランジスタのドレイン拡散層のリ
ン濃度よりも濃いことを特徴とする半導体装置。 - （２）前記内部回路、及び周辺回路のＮチャンネル型Ｍ
ＯＳトランジスタのドレイン拡散層がヒ素、及びリンの
２重拡散構造により構成されていることを特徴とする請
求項１記載の半導体装置。 - （３）前記内部回路、及び周辺回路のＮチャンネル型Ｍ
ＯＳトランジスタのドレイン拡散層がヒ素、及びリンの
ＬＤＤ構造により構成されていることを特徴とする請求
項１記載の半導体装置。 - （４）前記２重拡散構造が、内部回路のＮチャンネル型
ＭＯＳトランジスタについては、１Ｅ１４ｃｍ−２以下
のリンのイオン注入と、２Ｅ１５ｃｍ−２以上のヒ素の
イオン注入により、 また、周辺回路のＮチャンネル型ＭＯＳトランジスタに
ついては、３Ｅ１４ｃｍ−２以上のリンのイオン注入と
、２Ｅ１５ｃｍ−２以上のヒ素のイオン注入により製造
されていることを特徴とする請求項１又は請求項２記載
の半導体装置。 - （５）前記ＬＤＤ構造が、内部回路のＮチャンネル型Ｍ
ＯＳトランジスタについては、５Ｅ１３ｃｍ−２以下の
リンのイオン注入と、２Ｅ１５ｃｍ−２以上のヒ素のイ
オン注入により、 また、周辺回路のＮチャンネル型ＭＯＳトランジスタに
ついては、５Ｅ１３ｃｍ−２を超える注入量のリンのイ
オン注入と、２Ｅ１５ｃｍ−２以上のヒ素のイオン注入
により製造されていることを特徴とする請求項１又は請
求項５記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63206988A JPH0254959A (ja) | 1988-08-19 | 1988-08-19 | 半導体装置 |
| EP89307848A EP0356039A1 (en) | 1988-08-19 | 1989-08-02 | MOS semiconductor integrated circuit |
| KR1019890011566A KR940007468B1 (ko) | 1988-08-19 | 1989-08-14 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63206988A JPH0254959A (ja) | 1988-08-19 | 1988-08-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0254959A true JPH0254959A (ja) | 1990-02-23 |
Family
ID=16532323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63206988A Pending JPH0254959A (ja) | 1988-08-19 | 1988-08-19 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0356039A1 (ja) |
| JP (1) | JPH0254959A (ja) |
| KR (1) | KR940007468B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2650543B2 (ja) * | 1991-11-25 | 1997-09-03 | カシオ計算機株式会社 | マトリクス回路駆動装置 |
| US5912494A (en) * | 1996-04-02 | 1999-06-15 | Winbond Electronics Corporation | Internal ESD protection structure with contact diffusion |
| JP3146993B2 (ja) * | 1996-08-20 | 2001-03-19 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6507070B1 (en) * | 1996-11-25 | 2003-01-14 | Semiconductor Components Industries Llc | Semiconductor device and method of making |
| KR100609557B1 (ko) * | 2000-06-30 | 2006-08-04 | 주식회사 하이닉스반도체 | 트랜지스터의 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121976A (ja) * | 1982-12-28 | 1984-07-14 | Fujitsu Ltd | 半導体装置 |
| JPH0695563B2 (ja) * | 1985-02-01 | 1994-11-24 | 株式会社日立製作所 | 半導体装置 |
-
1988
- 1988-08-19 JP JP63206988A patent/JPH0254959A/ja active Pending
-
1989
- 1989-08-02 EP EP89307848A patent/EP0356039A1/en not_active Withdrawn
- 1989-08-14 KR KR1019890011566A patent/KR940007468B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0356039A1 (en) | 1990-02-28 |
| KR900003971A (ko) | 1990-03-27 |
| KR940007468B1 (ko) | 1994-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6365941B1 (en) | Electro-static discharge circuit of semiconductor device, structure thereof and method for fabricating the structure | |
| JPH0151070B2 (ja) | ||
| JP2872585B2 (ja) | 電界効果型トランジスタとその製造方法 | |
| US6222710B1 (en) | Semiconductor device | |
| KR19990066812A (ko) | 신뢰성있는 확산 레지스터 및 확산 커패시터 | |
| JP3456242B2 (ja) | 半導体装置及びその製造方法 | |
| US5675168A (en) | Unsymmetrical MOS device having a gate insulator area offset from the source and drain areas, and ESD protection circuit including such a MOS device | |
| JPH0254959A (ja) | 半導体装置 | |
| JPH0653497A (ja) | 入出力保護回路を備えた半導体装置 | |
| JPH0235778A (ja) | 半導体装置 | |
| JP3221677B2 (ja) | 半導体装置 | |
| JPH027557A (ja) | 半導体装置 | |
| JP3237269B2 (ja) | 半導体装置及びその製造方法 | |
| JPS594082A (ja) | 半導体集積回路 | |
| JPH027555A (ja) | 半導体装置 | |
| JPH0532908B2 (ja) | ||
| JPH01220863A (ja) | 半導体装置 | |
| JPH02180068A (ja) | 半導体装置 | |
| JPS6015973A (ja) | 半導体装置 | |
| JP3038744B2 (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JPS6189675A (ja) | 半導体装置 | |
| KR0170319B1 (ko) | 정전 방전 보호회로를 갖는 반도체 장치 및 그 제조방법 | |
| JPS627710B2 (ja) | ||
| JPH01251751A (ja) | 半導体装置 | |
| JPH08130253A (ja) | 半導体集積回路装置及びその製造方法 |