JPS6189675A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6189675A JPS6189675A JP59212042A JP21204284A JPS6189675A JP S6189675 A JPS6189675 A JP S6189675A JP 59212042 A JP59212042 A JP 59212042A JP 21204284 A JP21204284 A JP 21204284A JP S6189675 A JPS6189675 A JP S6189675A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- gate
- gate electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
- H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、Ｍｏ５ｓ界効果トランジスタにおいて、ゲー
ト絶縁膜耐圧を向上する新規な構造に関するものである
。
ト絶縁膜耐圧を向上する新規な構造に関するものである
。
従来例の構成とその問題点
ＭＯＳ電界効果トランジスタの重要な問題に、運搬や素
子の抜き挿しの時に起こる静電気に起因したゲート絶縁
膜の静電破壊や、動作時におけるゲート絶縁膜へのアバ
ランシェ注入や、ホット・キャリア注入等の電荷注入に
起因したゲート絶縁膜の経時的破壊等がある。これらの
絶縁破壊は、第１図５の＊印で示した様にソースあるい
は、ドレイン領域とゲート電極とがゲート絶縁膜を挾ん
で接した部分に起こり易い。この原因としては、（１）
ゲート電極端で電界の集中が起こる。（２）ソース・ド
レイン領域の不純物濃度がチャンネル部分に比べ高い。
子の抜き挿しの時に起こる静電気に起因したゲート絶縁
膜の静電破壊や、動作時におけるゲート絶縁膜へのアバ
ランシェ注入や、ホット・キャリア注入等の電荷注入に
起因したゲート絶縁膜の経時的破壊等がある。これらの
絶縁破壊は、第１図５の＊印で示した様にソースあるい
は、ドレイン領域とゲート電極とがゲート絶縁膜を挾ん
で接した部分に起こり易い。この原因としては、（１）
ゲート電極端で電界の集中が起こる。（２）ソース・ド
レイン領域の不純物濃度がチャンネル部分に比べ高い。
（３）ゲート電極の選択除去の際ゲート電極下の酸化膜
が一部除去されたりダメージを受は劣化し易くなる。笠
の原因が考えられる。
が一部除去されたりダメージを受は劣化し易くなる。笠
の原因が考えられる。
従来、この様なＭＯ９Ｏ９電界効果トランジスタート絶
縁膜破壊を軽減する為には、ポンディングパッド部から
ゲート電極に至る配線の途中に抵抗や、ｐｎ接合から成
る保護回路を設ける方法が行なわれていた。しかし素子
の微細化に伴なうゲート絶縁膜の薄膜化により、仁のゲ
ート絶縁膜破壊の問題は一層深刻な問題となり、従来の
様な簡単な保雁回路では、異常入力に十分対処すること
は困難であり、より完全な保護回路が必要となって米た
。しかし保護回路により大きな面ｌＪ′ｉをさく事は、
高集積化に逆行する結果となる。
縁膜破壊を軽減する為には、ポンディングパッド部から
ゲート電極に至る配線の途中に抵抗や、ｐｎ接合から成
る保護回路を設ける方法が行なわれていた。しかし素子
の微細化に伴なうゲート絶縁膜の薄膜化により、仁のゲ
ート絶縁膜破壊の問題は一層深刻な問題となり、従来の
様な簡単な保雁回路では、異常入力に十分対処すること
は困難であり、より完全な保護回路が必要となって米た
。しかし保護回路により大きな面ｌＪ′ｉをさく事は、
高集積化に逆行する結果となる。
発明の目的
本発明は、この様な従来の問題点を除去するもので、ゲ
ート絶縁膜破壊の起こりにくいＭＯ５電界効果トランジ
スタを提供することを目的とするものである。
ート絶縁膜破壊の起こりにくいＭＯ５電界効果トランジ
スタを提供することを目的とするものである。
発明の構成
本発明は、上記の目的を達する為になされたものであっ
て、ＭＯ８電界効果トランジスタの一方あるいは、両方
のソース・ドレイン領域と、このトランジスタのゲート
電極とで挾まれた領域のゲートＰ縁膜の膜厚をチャネル
領域上のゲート絶縁膜より厚くすることにより、しきい
値電圧の増大や相互コンダクタンスの劣化等、トランジ
スタの特性の変化を引き起こすことなく、ゲート電極と
ソース、あるいは、ドレイン間の耐圧を向上したデバイ
ス構造を得るものである。
て、ＭＯ８電界効果トランジスタの一方あるいは、両方
のソース・ドレイン領域と、このトランジスタのゲート
電極とで挾まれた領域のゲートＰ縁膜の膜厚をチャネル
領域上のゲート絶縁膜より厚くすることにより、しきい
値電圧の増大や相互コンダクタンスの劣化等、トランジ
スタの特性の変化を引き起こすことなく、ゲート電極と
ソース、あるいは、ドレイン間の耐圧を向上したデバイ
ス構造を得るものである。
実、池例の説明
実施例を図面を用いて説明する。第２図は、本発明の半
導体装置の断面模式図であり、ゲート電極飼料としてｎ
型ボリンリコンを、ゲート絶縁膜として、熱酸化ケイ素
膜を適用した例を示す。面方位く１００〉、１０〜１６
Ω・（７）の半導体基板１上に模厚約３００人のゲート
酸化膜３を介して、膜厚約４０００へのポリシリコンゲ
ート４を形成し、ソース・ドレイン拡散２を行なった後
、ポリシリコン電極を９００℃２５分のパイロ酸化によ
り約１ｏ０〇人酸化する。この時、ポリシリコン電極の
ソース・ドレイン端側のゲート酸化膜部分６も、酸素の
拡散により酸化され、ゲート電極娼部６での酸化膜厚が
増し、ポリシリコンゲートを、ソース・ドレイン端部で
３００Ａ程度持ち上げた恰好になる。また、この時基板
のシリコンは約３００八程度酸化が進む、これは、基板
は結晶であり、またゲート電極はど不純物濃度が高くな
い為である。この後通常のＭＯＳプロセスによって、相
互配線、電極の取り出し１等を行ない装置は完成する。
導体装置の断面模式図であり、ゲート電極飼料としてｎ
型ボリンリコンを、ゲート絶縁膜として、熱酸化ケイ素
膜を適用した例を示す。面方位く１００〉、１０〜１６
Ω・（７）の半導体基板１上に模厚約３００人のゲート
酸化膜３を介して、膜厚約４０００へのポリシリコンゲ
ート４を形成し、ソース・ドレイン拡散２を行なった後
、ポリシリコン電極を９００℃２５分のパイロ酸化によ
り約１ｏ０〇人酸化する。この時、ポリシリコン電極の
ソース・ドレイン端側のゲート酸化膜部分６も、酸素の
拡散により酸化され、ゲート電極娼部６での酸化膜厚が
増し、ポリシリコンゲートを、ソース・ドレイン端部で
３００Ａ程度持ち上げた恰好になる。また、この時基板
のシリコンは約３００八程度酸化が進む、これは、基板
は結晶であり、またゲート電極はど不純物濃度が高くな
い為である。この後通常のＭＯＳプロセスによって、相
互配線、電極の取り出し１等を行ない装置は完成する。
この様にして形成したＭＯＳ電界効果トランジスタは、
静電破壊試験に対しても従来見られた様なゲート電極の
ソース・ドレイン端に集中した破壊モードは見られず、
ゲート耐圧が向上する。
静電破壊試験に対しても従来見られた様なゲート電極の
ソース・ドレイン端に集中した破壊モードは見られず、
ゲート耐圧が向上する。
また、グー１２化膜厚が増大した部分の大半が、ソース
・ドレイ／領域上である事から、酸化膜厚の増大による
閾値電圧の増大や相互コンダクタ７スの減少等の特性劣
化は見られない。
・ドレイ／領域上である事から、酸化膜厚の増大による
閾値電圧の増大や相互コンダクタ７スの減少等の特性劣
化は見られない。
発明の効果
以上述べたように、本発明により従来もっともグー）
Ｐ縁膜破壊の起き易すかっ念、ゲート電極のソース・ド
レイン端部のゲート絶縁膜の膜厚をチャネル領域より厚
くすることにより、この部分の絶縁膜にかかる電界を緩
和し、ゲート絶縁膜耐圧の高いＭＯＳ電界効果トランジ
スタを得ることができるっ
Ｐ縁膜破壊の起き易すかっ念、ゲート電極のソース・ド
レイン端部のゲート絶縁膜の膜厚をチャネル領域より厚
くすることにより、この部分の絶縁膜にかかる電界を緩
和し、ゲート絶縁膜耐圧の高いＭＯＳ電界効果トランジ
スタを得ることができるっ
第１図は従業構造のＭＯＳ電界効果トランジスタにおけ
るゲート絶縁膜破壊の発生個所を示す図であり、ａ′ｆ
ｉその平面図、ｂはその断面模式図、第２図は本発明の
一実施例のトランジスタを示す断面模式図である。 １・・・・・・基数、２・・・・・・ソース・ドレイン
領域、３・・・・・・ゲート絶縁膜、４・・・・・・ゲ
ート電極、５・・・・・・ゲート絶縁膜の不良発生個所
、６・・・・・・酸化により膜厚の厚くなったゲート絶
縁膜部。
るゲート絶縁膜破壊の発生個所を示す図であり、ａ′ｆ
ｉその平面図、ｂはその断面模式図、第２図は本発明の
一実施例のトランジスタを示す断面模式図である。 １・・・・・・基数、２・・・・・・ソース・ドレイン
領域、３・・・・・・ゲート絶縁膜、４・・・・・・ゲ
ート電極、５・・・・・・ゲート絶縁膜の不良発生個所
、６・・・・・・酸化により膜厚の厚くなったゲート絶
縁膜部。
Claims (1)
- ＭＯＳ電界効果トランジスタの一方あるいは両方のソ
ース・ドレイン領域と、このトランジスタのゲート電極
とで挾まれた領域のゲート絶縁膜の膜厚を、チャネル領
域上のゲート絶縁膜の膜厚より厚くしたことを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59212042A JPS6189675A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59212042A JPS6189675A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6189675A true JPS6189675A (ja) | 1986-05-07 |
Family
ID=16615902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59212042A Pending JPS6189675A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6189675A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0821413A1 (en) * | 1996-06-20 | 1998-01-28 | United Microelectronics Corporation | Differential poly-edge oxidation for stable SRAM cells |
| CN100446273C (zh) * | 2005-12-13 | 2008-12-24 | 上海华虹Nec电子有限公司 | Mos场效应管的制作方法 |
| CN103579316A (zh) * | 2012-08-06 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件、集成电路及它们的制造方法和电子装置 |
-
1984
- 1984-10-09 JP JP59212042A patent/JPS6189675A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0821413A1 (en) * | 1996-06-20 | 1998-01-28 | United Microelectronics Corporation | Differential poly-edge oxidation for stable SRAM cells |
| CN100446273C (zh) * | 2005-12-13 | 2008-12-24 | 上海华虹Nec电子有限公司 | Mos场效应管的制作方法 |
| CN103579316A (zh) * | 2012-08-06 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件、集成电路及它们的制造方法和电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4377819A (en) | Semiconductor device | |
| US3748547A (en) | Insulated-gate field effect transistor having gate protection diode | |
| JPS63102264A (ja) | 薄膜半導体装置 | |
| US5227327A (en) | Method for making high impedance pull-up and pull-down input protection resistors for active integrated circuits | |
| JPH0653497A (ja) | 入出力保護回路を備えた半導体装置 | |
| JPS6189675A (ja) | 半導体装置 | |
| JPH022666A (ja) | 分離能力を高めたｍｏｓトランジスタ | |
| US5760441A (en) | Metal oxide semiconductor device | |
| JPH04316333A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0254959A (ja) | 半導体装置 | |
| US5160990A (en) | MIS-FET with small chip area and high strength against static electricity | |
| JPS604596B2 (ja) | 相補形ｍｏｓ集積回路の製造方法 | |
| JPS61207051A (ja) | 半導体装置 | |
| Thomas | Semiconductor integrated circuit technology | |
| JPS61214557A (ja) | 半導体集積回路装置の製造方法 | |
| JPS627710B2 (ja) | ||
| JPS6195568A (ja) | 半導体集積回路装置 | |
| JPS6132563A (ja) | 半導体集積回路装置 | |
| JPS594082A (ja) | 半導体集積回路 | |
| JPS6410657A (en) | Input-protective device in complementary type mos device | |
| JPH0548015A (ja) | 半導体装置 | |
| JPS63310173A (ja) | 半導体装置及びその製造方法 | |
| JPH0582779A (ja) | 電界効果トランジスタ | |
| JPS6355785B2 (ja) | ||
| JPS60154662A (ja) | Ｍｏｓ型半導体装置 |