JPH0255815B2 - - Google Patents
Info
- Publication number
- JPH0255815B2 JPH0255815B2 JP60061184A JP6118485A JPH0255815B2 JP H0255815 B2 JPH0255815 B2 JP H0255815B2 JP 60061184 A JP60061184 A JP 60061184A JP 6118485 A JP6118485 A JP 6118485A JP H0255815 B2 JPH0255815 B2 JP H0255815B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- fault
- failure
- processing
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔概要〕
複数チヤネルを共通に制御するチヤネルプロセ
ツサにおいて、共通部、個別部をそれぞれにおけ
る障害状態に対応した適確な障害処理および
CPUへの報告と、SVPによる詳細な障害情報の
収集とを可能にする。
ツサにおいて、共通部、個別部をそれぞれにおけ
る障害状態に対応した適確な障害処理および
CPUへの報告と、SVPによる詳細な障害情報の
収集とを可能にする。
〔産業上の利用分野〕
本発明は計算機システムに関するものであり、
特にチヤネルプロセツサにおけるチヤネルの障害
処理方式に関する。
特にチヤネルプロセツサにおけるチヤネルの障害
処理方式に関する。
第2図は、本発明が対象とするチヤネルプロセ
ツサを有する一般的な計算機システムの構成を示
したものである。図において、1は主記憶装置
MSU,2は中央処理装置CPU,3はチヤネルプ
ロセツサCHP,4はチヤネルCH,5は入出力装
置I/O,6はチヤネルプロセツサSVPを表し
ている。
ツサを有する一般的な計算機システムの構成を示
したものである。図において、1は主記憶装置
MSU,2は中央処理装置CPU,3はチヤネルプ
ロセツサCHP,4はチヤネルCH,5は入出力装
置I/O,6はチヤネルプロセツサSVPを表し
ている。
チヤネルプロセツサCHPは、複数のチヤネル
CHを順次的に制御して、入出力装置I/Oと主
記憶装置MSUとの間の入出力データ転送を行わ
せる。
CHを順次的に制御して、入出力装置I/Oと主
記憶装置MSUとの間の入出力データ転送を行わ
せる。
チヤネルプロセツサCHPは、各チヤネルCHを
個別的、循環的に制御する個別部と、各チヤネル
CHで発生する処理要求を逐次的に処理する共通
部を含み、それぞれの障害を管理している。障害
が発生すると、中央処理装置CPUのオペレーテ
イング・システム(OS)へ報告が行われ、また
サービスプロセツサSVPによつて障害の詳細な
情報が収集される。
個別的、循環的に制御する個別部と、各チヤネル
CHで発生する処理要求を逐次的に処理する共通
部を含み、それぞれの障害を管理している。障害
が発生すると、中央処理装置CPUのオペレーテ
イング・システム(OS)へ報告が行われ、また
サービスプロセツサSVPによつて障害の詳細な
情報が収集される。
第3図は、チヤネルプロセツサCHPにおける
チヤネルCHの制御機構を示したものである。図
において、7は16個のチヤネルCH0ないしCHF
それぞれの制御情報が格納されているスタツクメ
モリ、8は個別部、9は共通部を示している。
チヤネルCHの制御機構を示したものである。図
において、7は16個のチヤネルCH0ないしCHF
それぞれの制御情報が格納されているスタツクメ
モリ、8は個別部、9は共通部を示している。
個別部8では、スタツクメモリ7から、チヤネ
ルCH0からCH1,CH2,…,CHF,CH0,
CH1,CH2,…のように、循環的に制御情報
を読み出し、更新を行う。このとき、共通部9に
より処理が必要であれば、共通部9に対して処理
要求を発行する。
ルCH0からCH1,CH2,…,CHF,CH0,
CH1,CH2,…のように、循環的に制御情報
を読み出し、更新を行う。このとき、共通部9に
より処理が必要であれば、共通部9に対して処理
要求を発行する。
このとき、共通部9が他チヤネルの処理要求に
ついて処理中であれば、次のサイクルになつて再
度処理要求を発行する。要求が受付けられると、
共通部9は該チヤネルの制御情報を読み出し、処
理をして更新を行う。
ついて処理中であれば、次のサイクルになつて再
度処理要求を発行する。要求が受付けられると、
共通部9は該チヤネルの制御情報を読み出し、処
理をして更新を行う。
ところで上記動作中に、ハードウエアの障害、
例えばレジスタのパリテイエラー等が発生すれ
ば、その旨がチヤネルコントロールチエツク
CCC(Channel Control Check)としてOSに対
して報告される。
例えばレジスタのパリテイエラー等が発生すれ
ば、その旨がチヤネルコントロールチエツク
CCC(Channel Control Check)としてOSに対
して報告される。
またたとえば、共通部9が、マイクロプロセツ
サで構成され、その制御記憶に2ビツト誤りが検
出されると、処理続行が不可能である旨を示すた
め、チヤネルダメージとしてOSに報告される。
サで構成され、その制御記憶に2ビツト誤りが検
出されると、処理続行が不可能である旨を示すた
め、チヤネルダメージとしてOSに報告される。
またこれらの障害報告の処理中に重なつて発生
するような障害もチヤネルダメージとしてOSに
通知され、OSが障害の回復処理をするのが、一
般的に行われている手法である。
するような障害もチヤネルダメージとしてOSに
通知され、OSが障害の回復処理をするのが、一
般的に行われている手法である。
またあるチヤネルの動作中に通常の動作が続行
可能な程度の障害が発生した場合には、該チヤネ
ルのみがチヤネルコントロールチエツク(CCC)
となつて、他のチヤネルは影響を受けることなく
通常動作を続行できるようにすることも一般的で
ある。
可能な程度の障害が発生した場合には、該チヤネ
ルのみがチヤネルコントロールチエツク(CCC)
となつて、他のチヤネルは影響を受けることなく
通常動作を続行できるようにすることも一般的で
ある。
このため従来の方式では、OSによる回復処理
の際、無関係なチヤネルの処理実行が影響されな
いよう、各チヤネルの個別部に必要最小限の量の
障害状態を記録するログ情報(以後ログアウト情
報という)格納域を設け、CPUに対し障害報告
を行うとともに、主記憶装置MSUにログアウト
情報の出力を行なつていた。
の際、無関係なチヤネルの処理実行が影響されな
いよう、各チヤネルの個別部に必要最小限の量の
障害状態を記録するログ情報(以後ログアウト情
報という)格納域を設け、CPUに対し障害報告
を行うとともに、主記憶装置MSUにログアウト
情報の出力を行なつていた。
さらにサービスプロセツサSVPに対してログ
アウト情報を出力する従来のシステムもあつた。
このようなシステムにおいては、SVPに対する
ログアウト情報を、CHP内のログバツフアと称
する格納域に一時保持しておく必要があつた。
アウト情報を出力する従来のシステムもあつた。
このようなシステムにおいては、SVPに対する
ログアウト情報を、CHP内のログバツフアと称
する格納域に一時保持しておく必要があつた。
第4図は、従来の計算機システムにおけるチヤ
ネル障害処理機構の1例を示したもので、図中の
1は主記憶装置MSU,2は中央処理装置CPU,
3はチヤネルプロセツサCHP,4はチヤネル
CH,5は入出力装置I/O,6はサービスプロ
セツサSVP,8は個別部、9は共通部、10は
状態レジスタ、11はオペレーテイングシステム
OS,12はエラー検出ラツチEDL,13および
14はログアウト情報を表している。
ネル障害処理機構の1例を示したもので、図中の
1は主記憶装置MSU,2は中央処理装置CPU,
3はチヤネルプロセツサCHP,4はチヤネル
CH,5は入出力装置I/O,6はサービスプロ
セツサSVP,8は個別部、9は共通部、10は
状態レジスタ、11はオペレーテイングシステム
OS,12はエラー検出ラツチEDL,13および
14はログアウト情報を表している。
エラー検出ラツチEDLは、チヤネルCHごとに
複数設けられており、パリテイエラー等の障害が
発生したレジスタ等の位置を表示するものであ
る。
複数設けられており、パリテイエラー等の障害が
発生したレジスタ等の位置を表示するものであ
る。
ログアウト情報13は、各チヤネルCHごとの
障害発生状態を示すために設けられていて、それ
ぞれのチヤネルCH内の複数のエラー検出ラツチ
EDLの情報を集約し簡単なコード化した形で作
成される。このログアウト情報13は、チヤネル
ごとにその制御情報域に格納されている。
障害発生状態を示すために設けられていて、それ
ぞれのチヤネルCH内の複数のエラー検出ラツチ
EDLの情報を集約し簡単なコード化した形で作
成される。このログアウト情報13は、チヤネル
ごとにその制御情報域に格納されている。
ログアウト情報14は、共通部9内における障
害発生状態を示すためのものである。
害発生状態を示すためのものである。
共通部9は、これらのログアウト情報に基づい
て障害処理を行い、障害に応じて、状態レジスタ
10にチヤネルコントロールチエツクCCC(軽度
の障害の場合)あるいはチヤネルダメージCD(重
度の障害の場合)をセツトし、中央処理装置
CPUのOSに報告する。チヤネルダメージはサー
ビスプロセツサSVPへも報告され、それにより、
サービスプロセツサSVPへログアウト情報13,
14を読み出して障害原因の解析が行われる。
て障害処理を行い、障害に応じて、状態レジスタ
10にチヤネルコントロールチエツクCCC(軽度
の障害の場合)あるいはチヤネルダメージCD(重
度の障害の場合)をセツトし、中央処理装置
CPUのOSに報告する。チヤネルダメージはサー
ビスプロセツサSVPへも報告され、それにより、
サービスプロセツサSVPへログアウト情報13,
14を読み出して障害原因の解析が行われる。
また上述のような計算機システムにおいて、装
置の保守員が障害箇所を分析して、部品交換等を
行うこともまた一般的に行われている。そしてそ
の際に、チヤネルプロセツサCHPから収集され
る障害原因を解析するための情報は、詳細かつ正
確であることが要求されている。
置の保守員が障害箇所を分析して、部品交換等を
行うこともまた一般的に行われている。そしてそ
の際に、チヤネルプロセツサCHPから収集され
る障害原因を解析するための情報は、詳細かつ正
確であることが要求されている。
従来の方式では、共通部の障害をあるチヤネル
に特定できる場合、他チヤネルの動作に影響を与
えないようにするため、その詳細情報を、各チヤ
ネルの制御情報域にコード化する等の工夫をし
て、ログ出力するまで保持していた。
に特定できる場合、他チヤネルの動作に影響を与
えないようにするため、その詳細情報を、各チヤ
ネルの制御情報域にコード化する等の工夫をし
て、ログ出力するまで保持していた。
したがつて、各チヤネルには、チヤネル対応に
ログアウト情報格納域が必要であり、またログア
ウト情報は格納域を節約するために加工されてい
るので、このログアウト情報を用いては障害検出
箇所の特定を充分に行うことができなかつた。
ログアウト情報格納域が必要であり、またログア
ウト情報は格納域を節約するために加工されてい
るので、このログアウト情報を用いては障害検出
箇所の特定を充分に行うことができなかつた。
さらに、共通部で発生した障害のうち、チヤネ
ルを特定できない場合や、以後の正常動作を保証
できない障害は、より重度な障害としてCPUに
報告されるが、このような場合でも、入手できる
詳細情報は不十分なものであつた。
ルを特定できない場合や、以後の正常動作を保証
できない障害は、より重度な障害としてCPUに
報告されるが、このような場合でも、入手できる
詳細情報は不十分なものであつた。
本発明は、複数チヤネルを共通に制御するチヤ
ネルプロセツサにおいて、チヤネルごとにログア
ウト情報格納域を設けずに、共通部に障害が発生
してチヤネルを特定できる場合には、障害発生時
からその報告終了までの間、他チヤネルの動作に
影響を与えることなくその障害が発生したことを
CPUに報告させ、しかもその報告処理とは独立
に、サービスプロセツサによつて従来よりも詳細
な情報を収集できるようにする手段を提供するも
のである。
ネルプロセツサにおいて、チヤネルごとにログア
ウト情報格納域を設けずに、共通部に障害が発生
してチヤネルを特定できる場合には、障害発生時
からその報告終了までの間、他チヤネルの動作に
影響を与えることなくその障害が発生したことを
CPUに報告させ、しかもその報告処理とは独立
に、サービスプロセツサによつて従来よりも詳細
な情報を収集できるようにする手段を提供するも
のである。
第1図は、本発明の原理的構成を示す説明図で
ある。図において、2は中央処理装置CPU,3
はチヤネルプロセツサCHP,4はチヤネルCH,
6はサービスプロセツサSVP,8は個別部、9
は共通部、15は第1障害処理部、16は第2障
害処理部、17は1組の障害位置表示ラツチを示
している。
ある。図において、2は中央処理装置CPU,3
はチヤネルプロセツサCHP,4はチヤネルCH,
6はサービスプロセツサSVP,8は個別部、9
は共通部、15は第1障害処理部、16は第2障
害処理部、17は1組の障害位置表示ラツチを示
している。
障害位置表示ラツチ17は、チヤネルプロセツ
サCHP内の各レジスタのエラー検出ラツチ
(EDL)などの障害原因箇所を第一次的に表示す
る手段であり、個別部8あるいは共通部9によつ
て識別されるとともに、その情報はサービスプロ
セツサSVPによつて直接収集可能にされる。
サCHP内の各レジスタのエラー検出ラツチ
(EDL)などの障害原因箇所を第一次的に表示す
る手段であり、個別部8あるいは共通部9によつ
て識別されるとともに、その情報はサービスプロ
セツサSVPによつて直接収集可能にされる。
第1障害処理部15は、個別部8あるいは共通
部9において障害が検出されたとき、個別部8か
らの障害処理要求あるいは共通部9からの障害処
理要求でもチヤネルが特定できるものについて
は、該当するチヤネルのみを障害として処理し、
チヤネル障害としてCPUに報告する。
部9において障害が検出されたとき、個別部8か
らの障害処理要求あるいは共通部9からの障害処
理要求でもチヤネルが特定できるものについて
は、該当するチヤネルのみを障害として処理し、
チヤネル障害としてCPUに報告する。
また1つのチヤネルの障害処理中に同一または
他のチヤネルに同種あるいは異種の障害が重ねて
発生した場合には、動作中のチヤネル全てについ
てチヤネル障害として処理するか、あるいは第2
障害処理部16に依頼して重度の障害状態を表す
チヤネルダメージとして処理させ、CPUに報告
させる。この場合、同時にサービスプロセツサ
SVPにも報告し、各障害位置表示ラツチ17を
スキヤンアウトさせ、情報を収集させる。
他のチヤネルに同種あるいは異種の障害が重ねて
発生した場合には、動作中のチヤネル全てについ
てチヤネル障害として処理するか、あるいは第2
障害処理部16に依頼して重度の障害状態を表す
チヤネルダメージとして処理させ、CPUに報告
させる。この場合、同時にサービスプロセツサ
SVPにも報告し、各障害位置表示ラツチ17を
スキヤンアウトさせ、情報を収集させる。
しかし、1つのチヤネルの障害処理中に他の障
害が発生しなかつた場合には、他の実行中のチヤ
ネルの処理はそのまま続行させる。
害が発生しなかつた場合には、他の実行中のチヤ
ネルの処理はそのまま続行させる。
本発明によれば、障害詳細情報はサービスプロ
セツサSVPによつて、EDL等から直接に収集さ
れるので、従来方式のように、ログアウト情報の
格納域をチヤネル毎に設ける必要もなく、またロ
グバツフアのような一時記憶域も必要としない。
セツサSVPによつて、EDL等から直接に収集さ
れるので、従来方式のように、ログアウト情報の
格納域をチヤネル毎に設ける必要もなく、またロ
グバツフアのような一時記憶域も必要としない。
したがつて、ログアウト情報格納域やログバツ
フアの大きさによつて情報量が制限されることが
ないので、入手可能な詳細な障害情報を十分に収
集することができる。
フアの大きさによつて情報量が制限されることが
ないので、入手可能な詳細な障害情報を十分に収
集することができる。
第5図は、本発明の1実施例システムの構成を
示したものであり、第6図はその処理フローであ
る。
示したものであり、第6図はその処理フローであ
る。
第5図において、1は主記憶装置MSU,2は
中央処理装置CPU,3はチヤネルプロセツサ
CHP,4はチヤネルCH,5は入出力装置I/
O,6はサービスプロセツサSVP,8は個別部、
9は共通部、10は状態レジスタ、11はオペレ
ーテイングシスチムOS,12はエラー検出ラツ
チEDL,15は第1障害処理部、16は第2障
害処理部、18は第1障害処理要求フラグ、19
は第2障害処理要求フラグ、20は実行ラツチを
表している。
中央処理装置CPU,3はチヤネルプロセツサ
CHP,4はチヤネルCH,5は入出力装置I/
O,6はサービスプロセツサSVP,8は個別部、
9は共通部、10は状態レジスタ、11はオペレ
ーテイングシスチムOS,12はエラー検出ラツ
チEDL,15は第1障害処理部、16は第2障
害処理部、18は第1障害処理要求フラグ、19
は第2障害処理要求フラグ、20は実行ラツチを
表している。
チヤネルプロセツサCHP内の多数のエラー検
出ラツチEDLは、関連する個別部8および共通
部9により統括されており、障害発生状態を表示
すると、対応する個別部8あるいは共通部9によ
つて認識される。またこれらの各EDLは、シフ
トレジスタの各段としても構成されており、サー
ビスプロセツサSVPの指示により、内容がスキ
ヤンアウトできるようになつている。
出ラツチEDLは、関連する個別部8および共通
部9により統括されており、障害発生状態を表示
すると、対応する個別部8あるいは共通部9によ
つて認識される。またこれらの各EDLは、シフ
トレジスタの各段としても構成されており、サー
ビスプロセツサSVPの指示により、内容がスキ
ヤンアウトできるようになつている。
各個別部8は、それぞれ1ビツトの第1障害処
理要求フラグ18を有し、障害発生を配下の
EDLによつて認識したとき、フラグをオンにセ
ツトする。このフラグは、たとえば第3図のスタ
ツクメモリの各チヤネルごとの制御情報の一部に
含めることができる。
理要求フラグ18を有し、障害発生を配下の
EDLによつて認識したとき、フラグをオンにセ
ツトする。このフラグは、たとえば第3図のスタ
ツクメモリの各チヤネルごとの制御情報の一部に
含めることができる。
共通部9で発生した障害については、対応する
チヤネルCHが特定できる場合であれば、第1障
害処理要求フラグ18の該当するものをオンにセ
ツトする。
チヤネルCHが特定できる場合であれば、第1障
害処理要求フラグ18の該当するものをオンにセ
ツトする。
しかし、チヤネルを特定できない場合あるいは
全体的に正常動作が保証できない場合には、重度
の障害として第2障害処理要求フラグ19をオン
にセツトする。なお、この場合、その時点で動作
中の全てのチヤネルの個別部に対応する第1障害
処理要求フラグをオンにセツトする方法をとるこ
ともできる。
全体的に正常動作が保証できない場合には、重度
の障害として第2障害処理要求フラグ19をオン
にセツトする。なお、この場合、その時点で動作
中の全てのチヤネルの個別部に対応する第1障害
処理要求フラグをオンにセツトする方法をとるこ
ともできる。
実行ラツチ20は、第1障害処理部15が障害
処理を実行している間、オンにセツトされる。
処理を実行している間、オンにセツトされる。
次に第6図の処理フローを参照して、第1障害
処理部15および第2障害処理部16の機能を説
明する。
処理部15および第2障害処理部16の機能を説
明する。
第1障害処理部15は、第1障害処理要求フ
ラグ18を調べ、オンであればの処理を実行
し、オフであればの処理を実行する。
ラグ18を調べ、オンであればの処理を実行
し、オフであればの処理を実行する。
第1障害処理要求フラグがオンの場合、実行
ラツチ20がオンにセツトされているか否か、
すなわち現在すでに第1障害処理実行中である
か否かを調べ、オンであればを実行し、オフ
であればを実行する。
ラツチ20がオンにセツトされているか否か、
すなわち現在すでに第1障害処理実行中である
か否かを調べ、オンであればを実行し、オフ
であればを実行する。
実行ラツチ20がオフであるため、オンにセ
ツトする。次にを実行する。
ツトする。次にを実行する。
第1障害処理を実行し、要求のあつたチヤネ
ルを障害チヤネルとしてテーブルに登録し、状
態レジスタ10にチヤネルコントロールチエツ
ク(CCC)をセツトして、CPUのオペレーテ
イングシステムOSに報告する。次にを実行
する。
ルを障害チヤネルとしてテーブルに登録し、状
態レジスタ10にチヤネルコントロールチエツ
ク(CCC)をセツトして、CPUのオペレーテ
イングシステムOSに報告する。次にを実行
する。
実行ラツチ20をオフにリセツトする。
で第1障害処理要求フラグがオフの場合、
第2障害処理要求フラグ19を調べる。オンの
場合を実行し、オフの場合へ戻る。
第2障害処理要求フラグ19を調べる。オンの
場合を実行し、オフの場合へ戻る。
で実行ラツチがオンである場合、すなわち
先に障害チヤネルの障害処理中に同一チヤネル
あるいは他のチヤネルでさらに障害が発生した
場合と、で第2障害処理要求フラグがオンの
場合、すなわち共通部で発生した障害について
実行中のチヤネルを特定できない場合や以後の
正常動作が保証できない場合に、重度の障害と
して処理し、チヤネルダメージ(CD)を状態
レジスタ10にセツトしてCPUのOSに報告す
る。
先に障害チヤネルの障害処理中に同一チヤネル
あるいは他のチヤネルでさらに障害が発生した
場合と、で第2障害処理要求フラグがオンの
場合、すなわち共通部で発生した障害について
実行中のチヤネルを特定できない場合や以後の
正常動作が保証できない場合に、重度の障害と
して処理し、チヤネルダメージ(CD)を状態
レジスタ10にセツトしてCPUのOSに報告す
る。
オペレーテイングシステムOSは、チヤネル
プロセツサCHPからチヤネルコントロールチ
エツク(CCC)あるいはチヤネルダメージ
(CD)を報告されると、チヤネルの初期化や制
御メモリへの再ロードなどのそれぞれに対応す
る回復処理を実行する。
プロセツサCHPからチヤネルコントロールチ
エツク(CCC)あるいはチヤネルダメージ
(CD)を報告されると、チヤネルの初期化や制
御メモリへの再ロードなどのそれぞれに対応す
る回復処理を実行する。
特にチヤネルダメージ(CD)の報告は、
CPUに対するのと同時にサービスプロセツサ
SVPに対しても行われる。サービスプロセツ
サSVPは、これに対応して、CPUへの報告処
理から独立して、チヤネルプロセツサCHPの
各エラー検出ラツチEDLをスキヤンアウトに
より読み出し、障害解析のための詳細情報とし
て収集し、処理終了後、エラー検出ラツチ
EDLをリセツトする。
CPUに対するのと同時にサービスプロセツサ
SVPに対しても行われる。サービスプロセツ
サSVPは、これに対応して、CPUへの報告処
理から独立して、チヤネルプロセツサCHPの
各エラー検出ラツチEDLをスキヤンアウトに
より読み出し、障害解析のための詳細情報とし
て収集し、処理終了後、エラー検出ラツチ
EDLをリセツトする。
〔発明の効果〕
以上のように本発明によれば、チヤネルプロセ
ツサからCPUへのチヤネル障害を報告するため
に必要な情報は、チヤネルプロセツサ配下のチヤ
ネル(個別部)あたり1ビツトの第1障害処理要
求フラグと、チヤネルプロセツサあたり1ビツト
の第2障害処理要求フラグの僅かな量の情報があ
ればよく、しかも従来よりも詳細な障害情報をサ
ービスプロセツサが収集できる。そしてそれによ
り、チヤネルプロセツサの障害処理機能が簡単化
されるとともに、障害解析処理を容易にすること
ができる。
ツサからCPUへのチヤネル障害を報告するため
に必要な情報は、チヤネルプロセツサ配下のチヤ
ネル(個別部)あたり1ビツトの第1障害処理要
求フラグと、チヤネルプロセツサあたり1ビツト
の第2障害処理要求フラグの僅かな量の情報があ
ればよく、しかも従来よりも詳細な障害情報をサ
ービスプロセツサが収集できる。そしてそれによ
り、チヤネルプロセツサの障害処理機能が簡単化
されるとともに、障害解析処理を容易にすること
ができる。
第1図は本発明の原理的構成図、第2図は本発
明が対象とする一般的な計算機システムの構成
図、第3図はチヤネルプロセツサの制御機構の構
成図、第4図は従来システムにおけるチヤネル障
害処理機構の構成図、第5図は本発明の1実施例
システムの構成図、第6図は第5図の実施例のシ
ステムの処理フロー図である。 第1図において、2は中央処理装置CPU、3
はチヤネルプロセツサCHP、4はチヤネルCH、
5は入出力装置I/O、6はサービスプロセツサ
SVP、8は個別部、9は共通部、15は第1障
害処理部、16は第2障害処理部、17は障害位
置表示ラツチ、CCCは軽度のチヤネル障害を報
告するチヤネルコントロールチエツク、CDは重
度のチヤネル障害を報告するチヤネルダメージの
信号を表す。
明が対象とする一般的な計算機システムの構成
図、第3図はチヤネルプロセツサの制御機構の構
成図、第4図は従来システムにおけるチヤネル障
害処理機構の構成図、第5図は本発明の1実施例
システムの構成図、第6図は第5図の実施例のシ
ステムの処理フロー図である。 第1図において、2は中央処理装置CPU、3
はチヤネルプロセツサCHP、4はチヤネルCH、
5は入出力装置I/O、6はサービスプロセツサ
SVP、8は個別部、9は共通部、15は第1障
害処理部、16は第2障害処理部、17は障害位
置表示ラツチ、CCCは軽度のチヤネル障害を報
告するチヤネルコントロールチエツク、CDは重
度のチヤネル障害を報告するチヤネルダメージの
信号を表す。
Claims (1)
- 【特許請求の範囲】 1 複数のチヤネルを個別的、循環的に制御する
個別部と、各チヤネルから発生する処理要求を逐
次処理する共通部とを有し、個別部および共通部
において発生した障害は、チヤネル障害として
CPUに報告されるチヤネルプロセツサにおいて、 個別部で発生する障害について処理し、チヤネ
ル障害として報告するとともに、共通部で発生す
る障害について、共通部で動作中のチヤネルを特
定できる場合には、個別部において発生する障害
と同等の処理を行い、チヤネル障害として報告す
る第1の障害処理手段と、 チヤネルを特定できない場合に、共通部の配下
で動作中の各チヤネルについて、すべてチヤネル
障害として終了報告するかあるいはチヤネル障害
よりも重度な障害として報告する第2の障害処理
手段と、 障害詳細情報を与える1組の障害位置表示ラツ
チとをそなえ、 1つのチヤネルの障害検出から障害が報告され
るまでの間に、同一チヤネル若しくは他チヤネル
で同種のもしくは異種の障害が発生する場合に
は、第2の障害処理手段によつて障害報告を行わ
せ、 他方、1つのチヤネルの障害処理中に他の障害
が発生しない場合には、実行中の他チヤネルの動
作には影響を与えずに通常の処理を続行させ、 第1の障害処理手段若しくは第2の障害処理手
段によつて、CPUに障害を報告する処理とは独
立に、上記障害詳細情報を障害位置表示ラツチか
らサービスプロセツサへ読み出し可能にされてい
ることを特徴とするチヤネルの障害処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60061184A JPS61220049A (ja) | 1985-03-26 | 1985-03-26 | チヤネルの障害処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60061184A JPS61220049A (ja) | 1985-03-26 | 1985-03-26 | チヤネルの障害処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61220049A JPS61220049A (ja) | 1986-09-30 |
| JPH0255815B2 true JPH0255815B2 (ja) | 1990-11-28 |
Family
ID=13163816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60061184A Granted JPS61220049A (ja) | 1985-03-26 | 1985-03-26 | チヤネルの障害処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61220049A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02212946A (ja) * | 1989-02-13 | 1990-08-24 | Nec Corp | 情報処理装置の障害通知方式 |
| JP2658813B2 (ja) * | 1993-08-13 | 1997-09-30 | 日本電気株式会社 | 入出力チャネル障害復旧装置 |
-
1985
- 1985-03-26 JP JP60061184A patent/JPS61220049A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61220049A (ja) | 1986-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5410545A (en) | Long-term storage of controller performance | |
| EP0031501B1 (en) | Diagnostic and debugging arrangement for a data processing system | |
| US5134701A (en) | Test apparatus performing runtime replacement of program instructions with breakpoint instructions for processor having multiple instruction fetch capabilities | |
| US6253317B1 (en) | Method and apparatus for providing and handling traps | |
| EP0517403A2 (en) | Diagnostic system for a personal computer | |
| US20030145255A1 (en) | Hierarchical multi-component trace facility using multiple buffers per component | |
| US20030084376A1 (en) | Software crash event analysis method and system | |
| CN111290942A (zh) | 压力测试方法、装置以及计算机可读介质 | |
| JPS58225453A (ja) | 診断回路の誤り検出方式 | |
| JPH0255815B2 (ja) | ||
| US6141635A (en) | Method of diagnosing faults in an emulated computer system via a heterogeneous diagnostic program | |
| JP5056479B2 (ja) | 競合部分処理検出方法、装置及びコンピュータプログラム | |
| JPH0255816B2 (ja) | ||
| JP2936170B2 (ja) | 障害処理方式 | |
| JPH0341528A (ja) | 計算機における診断装置 | |
| JPS6250858B2 (ja) | ||
| KR940006834B1 (ko) | 다중처리기 시스템에서 처리기들 간의 인터럽트 기능장애 진단 및 복구자료 산출방법 | |
| JPS6111855A (ja) | デ−タ処理装置の機能診断方式 | |
| JPS61235956A (ja) | 事象記録方式 | |
| JP2947571B2 (ja) | 障害診断装置 | |
| WO2002077810A1 (en) | An integrated circuit | |
| JPH0498329A (ja) | 障害処理方式 | |
| JPS61120248A (ja) | 診断方式 | |
| JPH0573351A (ja) | 情報処理装置 | |
| JPH0844583A (ja) | 情報処理装置における診断システム |