JPH0258338A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば、マイクロ波帯での信号の増幅用に使
用するＦＥＴ　、　ＨＥＭＴなどのように、オーミック
電極間にリセス構造を伴うゲート長の短いゲート電極を
備えた半導体素子の製造方法に関するものである。

〔従来の技術〕

マイクロ波帯で使用するＦＥＴ　、　ＨＥＪ／ｒｒなど
では、ゲート長と呼ばれるゲート電極幅を狭くする必要
があ°る。また、高速性を上げるには相互コンダクタン
スｇｍの増大が必要で、高ｇｍの実現にはソース・ゲー
ト間の直列抵抗Ｒｓの低減が重要で、Ｒ３の低減のため
にリセス構造全形り入れたものがある。

以下、この種半導体素子の従来の製造方法の一例を第３
図によって説明する。

図（、）に示すように、半導体基板（ＱａＡｓ基板〕Ｉ
Ｋリフトオフ法などによりオーミック１唖４を形成し、
次に、図（ｂ）に示すように、レジスト１５全塗布し、
該レノスト１５にゲートツヤターン１６全オーミツク電
極１１にアライメント（目合せ）して形成し、図（ｃ）
に示すように、エツチングによりリセス構造７を形成す
る。

次に、図（ｄ）に示すように、表面に金属膜８を蒸着し
、レジストＩ５によるリフトオフを利用して、有機溶剤
などによりレジスト１５を溶解除去し、同時に、レソス
）１５上の金属膜８全も除去する方法で、図（ｅ）に示
すように、リセス構造７にゲート電極８全形成する。

〔発明が解決しようとする課題〕

上記の従来の方法では、オーミック電極とｒ−ト電極の
アライメントが必要で、通常、アライメント時のピッチ
ずれ全考え、オーミック電極間（ソース・ドレイン電極
間）全狭くできず、　Ｒｓと呼ばれる抵抗を小さくでき
ない。また、電極ゲートのパターニングは、リングラフ
ィによるが、遠紫外光を使用しても、０．５μｍ程度の
ゲート長が限度であり、マイクロ波特性の改善には、ゲ
ート長を短くすることが必要であるのに、ゲート長を０
．５μｍ以下にすることが難しいという問題があった。

本発明は、上記の問題に鑑みてなされたもので、従来の
方法に比べ、オーミック電極間を狭く、かつ、ケ°−ト
長を短くできる方法を提供することを目的とする。

〔課題全解決するための手段〕

本発明の方法は、半導体基板に該基板の結晶の持つ面方
位性を利用しエツチングにより幅の狭い／ぐターンのレ
ジスト下に逆メサ構造を形成し、この逆メサ構造上のレ
ジストによるリフトオフを利用し逆メサ構造の両側にオ
ーミック電極金属膜を形成し、オーミック電極金属膜及
び逆メツ構造を覆う絶縁膜を形成し、この絶縁膜上にレ
ジストを表面が平らになる厚さに塗布して、アッシング
などにより上配逆メサ構造上の絶縁膜が表面に現われる
まで除去し、表面に現われた絶縁膜をエツチングにより
除去し、絶縁膜？除去した面からの基板層のエツチング
によりメサ構造を除去しオーミ７り金属膜間にリセス構
造を形成し、このリセス構造にリセス構造上の絶縁膜に
よるリフトオフを利用しゲート電極金属膜を形成するも
のである。

〔作用〕

上記方法によると、オーミック電極間の距離は、逆メサ
構造全形成するためのレジスト／母ターンの線幅にほぼ
等しくなり、ｒ−）長は上記／やターンの線幅より狭く
なり、また、アライメント時のピッチずれ？考慮する必
要がなくなる。

〔実施例〕

以下、本発明の一実施例を第１図によって説明する。

図（１）に示すように、半導体基板１表面にリングラフ
ィ法により線幅の狭いレジストノやターン２を形成し、
エツチングにより、口（ｂ）に示すように、レジストパ
ターン２の下に逆メサ構造３を形成し、表面に金図膜４
を蒸着し、金属膜４を逆メサ構造３上のレジスト２によ
ってリストオフさせ、レジスト２を溶解除去することで
、逆メサ構造３の両側にオーミック電極金属膜４全形成
する。

逆メサ構造は、基板の結晶の持つ面方位性を利用してエ
ツチングすれば、得られる。第２内はＧａＡｓ基板での
一例を示す。

次に、グラズマＣＶＤなどにより、図（ｃ）に示すよう
に、表面に絶縁膜５を形成し、図（ｄ）に示すように、
絶縁膜５上にレジスト６を表面が平らになる厚さに塗布
し、このし・シスト６を、図（ｅ）に示すように、アッ
シングなどにより逆メサ構造３上の絶縁膜５が表面に現
われる厚さにまで除去し、図（ｆ）に示すように、表面
に現われた絶縁膜５をエツチングによって除去し、次に
、基板層１のエツチングにより逆メサ構造３を除去しオ
ーミック電極金属膜４間にリセス構造７全形成する。

次に、図（ｔｒ）に示すように、表面に金属膜８を蒸着
し、リセス構造７上の絶縁膜５によってリフトオフさせ
、図（ｈ）に示すように、絶縁膜５を一部工クチング除
去し、図（ｉ）に示すように、有機溶剤などでレジスト
６を溶解し、レジスト６とともにレジスト６上の蒸着金
、属膜８を除去し、さらに、図（ｊ）に示すように、残
った絶縁膜５をエツチング除去する。

以上の方法により、ソノグラフィ法によるレジスト・ぐ
ターン２幅にほぼ等しい距離全階てたオーミック電極４
と該オーミック電極４間に形成したリセス構造７を伴う
ゲート長が上記レノストノ！ターン幅より狭いｒ−ト電
極８が得られる。

〔発明の効果〕

以上説明したように、本発明によると、リセス構造で、
従来のものよりソース・ドレイ／電極間を狭く、かつ、
ゲート長を短くでき、マイクロ波での増幅用素子として
重要なＮ、Ｆ、Ｇａ１ｎ　（雑音指数利得）と呼ばれる
マイクロ波特性の改善に寄与す４、ｚＭ２１％辷才す顎
１図 第１図は本発明の一実施例を示す断面図、第２図は本発
明の方法における逆メサ構造の例を示す説明図、第３図
は従来の製造方法を示す断面図である。

１・・・半導体基板、２・・・レジスト７４′ターン、
３・・・逆メサ構造、４・・・オーミック電極金属膜、
５・・・絶縁膜、６・・・レジスト、７・・・リセス構
造、８・・・ゲート電極金属膜。

なお図中同一符号は同一または相当する部分を示す。

Claims (1)

【特許請求の範囲】
1. オーミック電極間にリセス構造を伴うゲート長の短いゲ
   ート電極を備えた半導体素子の製造方法において、半導
   体基板に該基板の結晶の持つ面方位性を利用しエッチン
   グにより幅の狭いパターンのレジスト下に逆メサ構造を
   形成する工程と、上記逆メサ構造上のレジストによるリ
   フトオフを利用し上記逆メサ構造の両側にオーミック電
   極金属膜を形成する工程と、上記オーミック電極金属膜
   及び逆メサ構造を覆う絶縁膜を形成する工程と、上記絶
   縁膜上にレジストを表面が平らになる厚さに塗布する工
   程と、塗布した上記レジストをアッシングなどにより上
   記逆メサ構造上の絶縁膜が表面に現われる厚さになるま
   で除去する工程と、表面に現われた上記絶縁膜をエッチ
   ングにより除去し、絶縁膜を除去した面からの基板層の
   エッチングにより上記逆メサ構造を除去し上記オーミッ
   ク電極金属膜間にリセス構造を形成する工程と、上記リ
   セス構造に該リセス構造上の絶縁膜によるリフトオフを
   利用しゲート電極金属膜を形成する工程とを備えたこと
   を特徴とする半導体素子の製造方法。