JPH0260062B2 - - Google Patents
Info
- Publication number
- JPH0260062B2 JPH0260062B2 JP8045985A JP8045985A JPH0260062B2 JP H0260062 B2 JPH0260062 B2 JP H0260062B2 JP 8045985 A JP8045985 A JP 8045985A JP 8045985 A JP8045985 A JP 8045985A JP H0260062 B2 JPH0260062 B2 JP H0260062B2
- Authority
- JP
- Japan
- Prior art keywords
- gallium
- semiconductor layer
- arsenic
- field effect
- mixed crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
（発明の技術分野）
本発明はゲート電極より不純物無添加のアルミ
ニウム−ガリウム−砒素混晶半導体層を介して印
加される電界によつて、ガリウム−砒素半導体層
中の２次元電子数を制御することにより、ソース
電極とドレイン電極間のコンダクタンスを制御す
る電界効果トランジスタに関する。
ニウム−ガリウム−砒素混晶半導体層を介して印
加される電界によつて、ガリウム−砒素半導体層
中の２次元電子数を制御することにより、ソース
電極とドレイン電極間のコンダクタンスを制御す
る電界効果トランジスタに関する。
（従来技術とその問題点）
従来より不純物無添加のガリウム−砒素半導体
層上に不純物無添加のアルミニウム−ガリウム−
砒素混晶半導体層を設けてなることを特徴とする
電界効果トランジスタが提案されている。
層上に不純物無添加のアルミニウム−ガリウム−
砒素混晶半導体層を設けてなることを特徴とする
電界効果トランジスタが提案されている。
（荒井、水谷、柳川、昭和60年度電子通信学会
総合全国大会溝演論文集分冊２、５頁および小
倉、他、電子通信学会技術研究報告第84巻77号81
頁（1984年））これらの電界効果トランジスタで
はガリウム−砒素半導体層とアルミニウム−ガリ
ウム−砒素混晶半導体層の電子親和力の違いによ
り、ガリウム−砒素半導体層内に高移動度の２次
元電子が形成され、この２次元電子をチヤネルと
して用いることにより優れた動作特性を実現する
ことができる。さらに、これらの電界効果トラン
ジスタでは、三村によつて考案された同様に２次
元電子をチヤネルとして用いる電界効果トランジ
スタ（特許公報昭59−53714）と異なり、アルミ
ニウム−ガリウム−砒素混晶半導体に不純物が添
加されていないために、しきい値電圧の温度安定
性、光照射に対する安定性に優れている。しかし
ながら、不純物無添加のガリウム−砒素半導体層
上に不純物無添加のアルミニウム−ガリウム−砒
素混晶半導体層を設けてなることを特徴とする電
界効果トランジスタではそのしきい値電圧がゲー
ト電極にn+型ガリウム・砒素層を用いた場合、
約35ｍＶ、タングステンシリサイドを用いた場合
約1.5Vであり、これらの電界効果トランジスタ
はノーマリ−オフ型である。電界効果トランジス
タを用いて集積回路を構成するにはノーマリオフ
型だけではその回路構成が制限され、ノーマリ−
オン型の電界効果トランジスタを実現することが
論理遅延時間、耐雑音性を向上させる際に重要と
なつている。しかしながら、従来の構造によるガ
リウム−砒素半導体層上に不純物無添加のアルミ
ニウム−ガリウム−砒素混晶半導体層を設けてな
ることを特徴とする電界効果トランジスタにおい
てはノーマリオン型のトランジスタを実現するこ
とは困難であり、該電界効果トランジスタを用い
た集積回路では論理遅延時間、耐雑音性などに問
題があつた。
総合全国大会溝演論文集分冊２、５頁および小
倉、他、電子通信学会技術研究報告第84巻77号81
頁（1984年））これらの電界効果トランジスタで
はガリウム−砒素半導体層とアルミニウム−ガリ
ウム−砒素混晶半導体層の電子親和力の違いによ
り、ガリウム−砒素半導体層内に高移動度の２次
元電子が形成され、この２次元電子をチヤネルと
して用いることにより優れた動作特性を実現する
ことができる。さらに、これらの電界効果トラン
ジスタでは、三村によつて考案された同様に２次
元電子をチヤネルとして用いる電界効果トランジ
スタ（特許公報昭59−53714）と異なり、アルミ
ニウム−ガリウム−砒素混晶半導体に不純物が添
加されていないために、しきい値電圧の温度安定
性、光照射に対する安定性に優れている。しかし
ながら、不純物無添加のガリウム−砒素半導体層
上に不純物無添加のアルミニウム−ガリウム−砒
素混晶半導体層を設けてなることを特徴とする電
界効果トランジスタではそのしきい値電圧がゲー
ト電極にn+型ガリウム・砒素層を用いた場合、
約35ｍＶ、タングステンシリサイドを用いた場合
約1.5Vであり、これらの電界効果トランジスタ
はノーマリ−オフ型である。電界効果トランジス
タを用いて集積回路を構成するにはノーマリオフ
型だけではその回路構成が制限され、ノーマリ−
オン型の電界効果トランジスタを実現することが
論理遅延時間、耐雑音性を向上させる際に重要と
なつている。しかしながら、従来の構造によるガ
リウム−砒素半導体層上に不純物無添加のアルミ
ニウム−ガリウム−砒素混晶半導体層を設けてな
ることを特徴とする電界効果トランジスタにおい
てはノーマリオン型のトランジスタを実現するこ
とは困難であり、該電界効果トランジスタを用い
た集積回路では論理遅延時間、耐雑音性などに問
題があつた。
（問題点を解決するための手段）
本発明は従来の構造における前述の問題点を解
決するためにガリウム−砒素半導体層上に不純物
無添加のアルミニウム−ガリウム−砒素混晶半導
体層を設けてなることを特徴とする電界効果トラ
ンジスタにおいて、ガリウム−砒素半導体層内に
ｐ型不純物が添加された領域を設けることとした
ものである。
決するためにガリウム−砒素半導体層上に不純物
無添加のアルミニウム−ガリウム−砒素混晶半導
体層を設けてなることを特徴とする電界効果トラ
ンジスタにおいて、ガリウム−砒素半導体層内に
ｐ型不純物が添加された領域を設けることとした
ものである。
（作用）
ゲート電極として用いられる材料の仕事関数を
φn電子ボルト、ガリウム−砒素の仕事関数をφs
電子ボルトとし、２次元電子数が零となる条件よ
り、ガリウム−砒素半導体層上に不純物無添加の
アルミニウム−ガリウム−砒素混晶半導体層を設
けてなることを特徴とする電界効果トランジスタ
のしきい値電圧Vthを求めると次式で表わされ
る。
φn電子ボルト、ガリウム−砒素の仕事関数をφs
電子ボルトとし、２次元電子数が零となる条件よ
り、ガリウム−砒素半導体層上に不純物無添加の
アルミニウム−ガリウム−砒素混晶半導体層を設
けてなることを特徴とする電界効果トランジスタ
のしきい値電圧Vthを求めると次式で表わされ
る。
Vth＝φn−φs＋△ (1)
ここで△は表面準位などによる補正項である。
ガリウム−砒素半導層が不純物無添加のとき、フ
エルミ準位が禁制帯のほぼ中央にあることからガ
リウム−砒素の仕事関数φsは約4.8電子ボルトで
あるが、ｐ型不純物を添加すると、例えば不純物
濃度が1018cm-3のときガリウム・砒素半導体層の
仕事関数φsは約5.5電子ボルトとなり、しきい値
電圧Vthは約0.7ボルト小さくなる。ゲート電極
としてn+型のガリウム・砒素半導体層を用い、
動作層となるガリウム−砒素半導体層が不純物無
添加のとき、しきい値電圧Vthは約35ｍＶである
ことから、動作層となるガリウム砒素半導体層に
例えば1018cm-3程度のｐ型不純物を添加すること
により、しきい値電圧Vthは−0.6Vよりも小さく
なりノーマリオン型の電界効果トランジスタとな
ることが理解される。
ガリウム−砒素半導層が不純物無添加のとき、フ
エルミ準位が禁制帯のほぼ中央にあることからガ
リウム−砒素の仕事関数φsは約4.8電子ボルトで
あるが、ｐ型不純物を添加すると、例えば不純物
濃度が1018cm-3のときガリウム・砒素半導体層の
仕事関数φsは約5.5電子ボルトとなり、しきい値
電圧Vthは約0.7ボルト小さくなる。ゲート電極
としてn+型のガリウム・砒素半導体層を用い、
動作層となるガリウム−砒素半導体層が不純物無
添加のとき、しきい値電圧Vthは約35ｍＶである
ことから、動作層となるガリウム砒素半導体層に
例えば1018cm-3程度のｐ型不純物を添加すること
により、しきい値電圧Vthは−0.6Vよりも小さく
なりノーマリオン型の電界効果トランジスタとな
ることが理解される。
本発明による電界効果トランジスタにおいてガ
リウム−砒素半導体層内に２次元電子が形成さ
れ、ソース電極とドレイン電極間にチヤネルが形
成されることはアルミニウム−ガリウム−砒素混
晶半導体層の電子親和力がガリウム・砒素半導体
層の電子親和力より小さいことから容易に理解さ
れる。その２次元電子数ns（cm-2）は、ゲート電
極に印加する電圧をVG、アルミニウム−ガリウ
ム−砒素混晶半導体層の静電容量をＣ（Ｆ−cm2）
として、ns＝Ｃ（VG−Vth）／1.6×10-19で与えら
れる。これより、ゲート電極に印加する電圧VG
により、チヤネル内の２次元電子数nsを制御する
ことがわかる。このようにして、２次元電子数を
制御することができることにより、ゲート電圧に
よつてソース電極とドレイン電極間のコンダクタ
ンスが制御される。
リウム−砒素半導体層内に２次元電子が形成さ
れ、ソース電極とドレイン電極間にチヤネルが形
成されることはアルミニウム−ガリウム−砒素混
晶半導体層の電子親和力がガリウム・砒素半導体
層の電子親和力より小さいことから容易に理解さ
れる。その２次元電子数ns（cm-2）は、ゲート電
極に印加する電圧をVG、アルミニウム−ガリウ
ム−砒素混晶半導体層の静電容量をＣ（Ｆ−cm2）
として、ns＝Ｃ（VG−Vth）／1.6×10-19で与えら
れる。これより、ゲート電極に印加する電圧VG
により、チヤネル内の２次元電子数nsを制御する
ことがわかる。このようにして、２次元電子数を
制御することができることにより、ゲート電圧に
よつてソース電極とドレイン電極間のコンダクタ
ンスが制御される。
（実施例）
第１図に本発明の実施例を表す要部切断側面図
を示す。本実施例を製造する工程の要点について
説明する。まず、基板１上に例えば分子線エピタ
キシヤル成長法によりｐ型不純物として例えばベ
リリウムなどを例えば1018cm-3程度添加したガリ
ウム−砒素半導体層２を例えば0.4μｍ程度成長
し、引き続き不純物無添加のアルミニウム−ガリ
ウム−砒素混晶半導体層３を例えば400Å程度成
長する。さらにその上にｎ型不純物としてシリコ
ンなどを例えば1019cm-3程度添加したガリウム−
砒素半導体層あるいは蒸着法によるタングステン
−シリサイドなどの金属あるいは金属化合物によ
りゲート電極４を形成する。次に、金−ゲルマニ
ウム−ニツケルなどより成るオーム性電極を蒸着
し、合金化によりソース電極５、ドレイン電極６
とする。
を示す。本実施例を製造する工程の要点について
説明する。まず、基板１上に例えば分子線エピタ
キシヤル成長法によりｐ型不純物として例えばベ
リリウムなどを例えば1018cm-3程度添加したガリ
ウム−砒素半導体層２を例えば0.4μｍ程度成長
し、引き続き不純物無添加のアルミニウム−ガリ
ウム−砒素混晶半導体層３を例えば400Å程度成
長する。さらにその上にｎ型不純物としてシリコ
ンなどを例えば1019cm-3程度添加したガリウム−
砒素半導体層あるいは蒸着法によるタングステン
−シリサイドなどの金属あるいは金属化合物によ
りゲート電極４を形成する。次に、金−ゲルマニ
ウム−ニツケルなどより成るオーム性電極を蒸着
し、合金化によりソース電極５、ドレイン電極６
とする。
所要特性によつては、基板１とｐ型不純物を添
加したガリウム−砒素半導体層２との間に不純物
無添加のガリウム−砒素層を例えば約0.5μｍ程度
設けること、あるいはｐ型不純物を添加したガリ
ウム−砒素半導体層２と不純物無添加のアルミニ
ウム−ガリウム−砒素混晶半導体層３との間に不
純物無添加のガリウム−砒素半導体層を例えば約
200Å程度設けることあるいはガリウム−砒素中
のｐ型不純物濃度を徐々に減少することなどの改
変も可能である。いずれにせよ、ソース電極５と
ドレイン電極６の間のチヤネルの内部に２次元電
子７が形成され、増幅作用を担う。
加したガリウム−砒素半導体層２との間に不純物
無添加のガリウム−砒素層を例えば約0.5μｍ程度
設けること、あるいはｐ型不純物を添加したガリ
ウム−砒素半導体層２と不純物無添加のアルミニ
ウム−ガリウム−砒素混晶半導体層３との間に不
純物無添加のガリウム−砒素半導体層を例えば約
200Å程度設けることあるいはガリウム−砒素中
のｐ型不純物濃度を徐々に減少することなどの改
変も可能である。いずれにせよ、ソース電極５と
ドレイン電極６の間のチヤネルの内部に２次元電
子７が形成され、増幅作用を担う。
ここに例示した工程以外にも既存の技術を応用
した種々の改変が可能であることは云うまでもな
い。
した種々の改変が可能であることは云うまでもな
い。
（発明の効果）
本発明により、ガリウム−砒素半導体層上に不
純物無添加のアルミニウム−ガリウム−砒素混晶
半導体を設けてなることを特徴とする電界効果ト
ランジスタにおいて、従来の構造では困難であつ
たノーマリオン型を実現することができ、集積回
路などの電界効果トランジスタの応用分野におい
て低消費電力化、高集積化が可能となり、本発明
は、工業上多大な貢献をなすものである。
純物無添加のアルミニウム−ガリウム−砒素混晶
半導体を設けてなることを特徴とする電界効果ト
ランジスタにおいて、従来の構造では困難であつ
たノーマリオン型を実現することができ、集積回
路などの電界効果トランジスタの応用分野におい
て低消費電力化、高集積化が可能となり、本発明
は、工業上多大な貢献をなすものである。
第１図は本発明の実施例で電界効果トランジス
タの要部切断側面図である。 １：基板、２：ｐ型不純物を添加したガリウム
−砒素層、３：不純物無添加のアルミニウム−ガ
リウム−砒素層、４：ゲート電極、５：ソース電
極、６：ドレイン電極、７：２次元電子。
タの要部切断側面図である。 １：基板、２：ｐ型不純物を添加したガリウム
−砒素層、３：不純物無添加のアルミニウム−ガ
リウム−砒素層、４：ゲート電極、５：ソース電
極、６：ドレイン電極、７：２次元電子。
Claims (1)
- １ 基板上に在つてガリウム−砒素半導体層上に
不純物無添加のアルミニウム−ガリウム−砒素混
晶半導体層を有し、該混晶半導体層上にゲート電
極を設け、ゲート電極の両側に対向してソース電
極とドレイン電極を設け、ソース電極とドレイン
電極間のガリウム−砒素半導体層内に形成される
２次元電子をチヤネル内に有する電界効果トラン
ジスタにおいて、ガリウム−砒素半導体層内にｐ
型の不純物が添加されている領域が設けてなるこ
とを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8045985A JPS61237474A (ja) | 1985-04-15 | 1985-04-15 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8045985A JPS61237474A (ja) | 1985-04-15 | 1985-04-15 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61237474A JPS61237474A (ja) | 1986-10-22 |
| JPH0260062B2 true JPH0260062B2 (ja) | 1990-12-14 |
Family
ID=13718840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8045985A Granted JPS61237474A (ja) | 1985-04-15 | 1985-04-15 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61237474A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0469768A1 (en) * | 1990-07-31 | 1992-02-05 | AT&T Corp. | A substantially linear field effect transistor and method of making same |
-
1985
- 1985-04-15 JP JP8045985A patent/JPS61237474A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61237474A (ja) | 1986-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4729000A (en) | Low power AlGaAs/GaAs complementary FETs incorporating InGaAs n-channel gates | |
| EP0206274B1 (en) | High transconductance complementary ic structure | |
| US7187045B2 (en) | Junction field effect metal oxide compound semiconductor integrated transistor devices | |
| US4605945A (en) | Semiconductor device | |
| JPH0324782B2 (ja) | ||
| JPS5932173A (ja) | 電界効果トランジスタの製造方法 | |
| US5107314A (en) | Gallium antimonide field-effect transistor | |
| JPH0260062B2 (ja) | ||
| JPH0260061B2 (ja) | ||
| JPH0329326A (ja) | 接合型電界効果型トランジスタ | |
| JP3653652B2 (ja) | 半導体装置 | |
| JPS61171170A (ja) | 半導体装置 | |
| JP3090451B2 (ja) | 半導体装置 | |
| JPS60136380A (ja) | 半導体装置 | |
| JP3210533B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0226781B2 (ja) | ||
| JPS62283672A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS59165460A (ja) | 半導体装置およびその製造方法 | |
| JPH0439942A (ja) | 半導体装置及びその製造方法 | |
| JPS60145671A (ja) | 集積型半導体装置 | |
| JPH0439775B2 (ja) | ||
| JPS6251268A (ja) | 半導体装置 | |
| JPH01162378A (ja) | 半導体装置 | |
| JPS63196079A (ja) | ヘテロ接合ｆｅｔ | |
| JPS60103678A (ja) | 半導体装置 |