JPH0226781B2 - - Google Patents
Info
- Publication number
- JPH0226781B2 JPH0226781B2 JP58162044A JP16204483A JPH0226781B2 JP H0226781 B2 JPH0226781 B2 JP H0226781B2 JP 58162044 A JP58162044 A JP 58162044A JP 16204483 A JP16204483 A JP 16204483A JP H0226781 B2 JPH0226781 B2 JP H0226781B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- substrate
- layer
- implanted
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は化合物半導体を母材とした電界効果ト
ランジスタに関し、特にGaAsMESFETに関す
る。
ランジスタに関し、特にGaAsMESFETに関す
る。
（従来技術）
GaAsMESFETは、化合物半導体を母材とし
た電界効果トランジスタの最も代表的なものとし
て知られており、その基本的構成を第１図に示
す。
た電界効果トランジスタの最も代表的なものとし
て知られており、その基本的構成を第１図に示
す。
第１図において、１は半絶縁性のGaAs基板、
２はn+形のソース領域、３はn+形のドレイン領
域、４はｎ形の活性領域、５はソース電極、６は
ドレイン電極、７はシヨツトキ接合を形成するゲ
ート電極であり、各領域２，３，４は通常Siを不
純物として形成される。
２はn+形のソース領域、３はn+形のドレイン領
域、４はｎ形の活性領域、５はソース電極、６は
ドレイン電極、７はシヨツトキ接合を形成するゲ
ート電極であり、各領域２，３，４は通常Siを不
純物として形成される。
このようなGaAsMESFETは、高純度基板を
用いてその表面層に形成することができ、また高
純度エピタキシヤル成長法によつて適当な基板上
に高純度エピタキシヤル成長層を形成し、その成
長層中に形成することもできる。
用いてその表面層に形成することができ、また高
純度エピタキシヤル成長法によつて適当な基板上
に高純度エピタキシヤル成長層を形成し、その成
長層中に形成することもできる。
上述のような基板上に作成されたFETにおい
ては、基板内の残留不純物量は少ないので、注入
されたドナーの活性化率は安定し、FETのしき
い値電圧（以下VTという）の均一性は集積回路
の作製に十分なレベルまで向上する。しかし、そ
の際以下のような問題が生じる。
ては、基板内の残留不純物量は少ないので、注入
されたドナーの活性化率は安定し、FETのしき
い値電圧（以下VTという）の均一性は集積回路
の作製に十分なレベルまで向上する。しかし、そ
の際以下のような問題が生じる。
それは、活性領域下のバンドの曲がり方が少な
くなるために、みかけ上チヤンネルが拡がり、
FETの飽和特性が弱くなり、三極管特性に近づ
くということである。三極管特性に近くなること
は、通常のGaAs論理回路の動作にとつては好ま
しくない。
くなるために、みかけ上チヤンネルが拡がり、
FETの飽和特性が弱くなり、三極管特性に近づ
くということである。三極管特性に近くなること
は、通常のGaAs論理回路の動作にとつては好ま
しくない。
（発明の目的）
本発明の目的は、少なくとも表面層が高純度の
基板を出発材として、その表面に良好な飽和特性
と均一なVTとを有する電界効果トランジスタを
形成するにある。
基板を出発材として、その表面に良好な飽和特性
と均一なVTとを有する電界効果トランジスタを
形成するにある。
（発明の概要）
本発明では上記目的を達成するために電界効果
トランジスタ形成前に不純物をイオン注入してお
くことによつて、活性領域直下にアクセプタ不純
物を存在させ、これによつてチヤネルの拡がりを
抑制して飽和特性を向上させ、しかもその不純物
として深い準位のアクセプタ不純物を用いるか、
又は浅い準位のアクセプタ不純物と深い準位のド
ナ不純物を用いることによつて、ICなどで問題
となる基板リーク電流の増加を防止したものであ
り、また不純物のイオン打込を注意深く制御する
ことによつてVTの均一性を保つようにしたもの
である。
トランジスタ形成前に不純物をイオン注入してお
くことによつて、活性領域直下にアクセプタ不純
物を存在させ、これによつてチヤネルの拡がりを
抑制して飽和特性を向上させ、しかもその不純物
として深い準位のアクセプタ不純物を用いるか、
又は浅い準位のアクセプタ不純物と深い準位のド
ナ不純物を用いることによつて、ICなどで問題
となる基板リーク電流の増加を防止したものであ
り、また不純物のイオン打込を注意深く制御する
ことによつてVTの均一性を保つようにしたもの
である。
（発明の実施例）
以下実施例について第１図を参照して説明す
る。
る。
市販のGaAs基板（図示せず）上に、MOCVD
成長法（有機金属化学気相成長法）によつて厚さ
2.5μｍ〜3μｍ、残留不純物濃度は合計で1015cm-3
の高純度エピタキシヤル成長層１ａを形成し、こ
れを基板１の表面から、浅い準位のアクセプタ不
純物として炭素のイオンを、深い準位のドナー不
純物として酸素のイオンをそれぞれ注入エネルギ
ー80KeV、100KeVで注入量は１×1012cm-2ずつ
注入し、炭素と酸素の共注入層である不純物層１
ｂを形成する。その不純物層１ｂ内に、ｎ形の活
性領域４並びにn+形のソース領域２およびn+形
のドレイン領域３をSiイオンの注入により形成す
る。ｎ形とn+形の注入エネルギーはそれぞれ
60KeV、100KeVであり、注入量はそれぞれ３×
1012cm-2、２×1013cm-2であり、アニールは800℃
20minである。なお、ゲート電極（Ｗ−Al合金
製）の寸法は1.7μｍ×10μｍである。
成長法（有機金属化学気相成長法）によつて厚さ
2.5μｍ〜3μｍ、残留不純物濃度は合計で1015cm-3
の高純度エピタキシヤル成長層１ａを形成し、こ
れを基板１の表面から、浅い準位のアクセプタ不
純物として炭素のイオンを、深い準位のドナー不
純物として酸素のイオンをそれぞれ注入エネルギ
ー80KeV、100KeVで注入量は１×1012cm-2ずつ
注入し、炭素と酸素の共注入層である不純物層１
ｂを形成する。その不純物層１ｂ内に、ｎ形の活
性領域４並びにn+形のソース領域２およびn+形
のドレイン領域３をSiイオンの注入により形成す
る。ｎ形とn+形の注入エネルギーはそれぞれ
60KeV、100KeVであり、注入量はそれぞれ３×
1012cm-2、２×1013cm-2であり、アニールは800℃
20minである。なお、ゲート電極（Ｗ−Al合金
製）の寸法は1.7μｍ×10μｍである。
第２図は炭素と酸素を各々１×1012cm-2ずつ注
入した高純度MOCVD基板上に作製したFETの
しきい値電圧近傍での静特性を示した図である。
入した高純度MOCVD基板上に作製したFETの
しきい値電圧近傍での静特性を示した図である。
第３図は、比較のために、炭素と酸素を注入し
ていない高純度MOCVD基板上に作成したFET
のしきい値電圧近傍での静特性を示した図であ
る。
ていない高純度MOCVD基板上に作成したFET
のしきい値電圧近傍での静特性を示した図であ
る。
第２図と第３図の対比から明らかなように、第
３図において見られたような三極管特性は第２図
において全く観測されていない。
３図において見られたような三極管特性は第２図
において全く観測されていない。
これは活性領域下にイオン化したアクセプタが
多く存在するために活性領域下のバンドの曲がり
が大きくなり、活性領域下を通つて流れる電流が
減少したためであると考えることができる。
多く存在するために活性領域下のバンドの曲がり
が大きくなり、活性領域下を通つて流れる電流が
減少したためであると考えることができる。
以上のように浅い準位のアクセプタと深い準位
のドナーを共に注入した高純度基板を用いること
は、飽和特性の改善に非常に効果があると言え
る。又、浅い準位のアクセプタのみでは基板のリ
ーク電流が多くなるので、MESFET部分から十
分離れた部分では高抵抗となるように、共注入の
際深い準位のドナーの量は浅い準位のアクセプタ
の量と同等以上にすることが望ましい。
のドナーを共に注入した高純度基板を用いること
は、飽和特性の改善に非常に効果があると言え
る。又、浅い準位のアクセプタのみでは基板のリ
ーク電流が多くなるので、MESFET部分から十
分離れた部分では高抵抗となるように、共注入の
際深い準位のドナーの量は浅い準位のアクセプタ
の量と同等以上にすることが望ましい。
上記実施例においては炭素、酸素の注入量を１
×1012cm-2としたが、0.5×1012cm-2〜５×1012cm
-2程度の範囲では、同様の効果が期待できる。
×1012cm-2としたが、0.5×1012cm-2〜５×1012cm
-2程度の範囲では、同様の効果が期待できる。
また高純度エピタキシヤル成長法は、
MOCVD法に限る必要はなく、MBE（分子線エピ
タキシヤル成長法）、VPE法（気相エピタキシヤ
ル成長法）、その他の方法でもかまわない。
MOCVD法に限る必要はなく、MBE（分子線エピ
タキシヤル成長法）、VPE法（気相エピタキシヤ
ル成長法）、その他の方法でもかまわない。
なお、上記実施例では、化合物半導体の高純度
エピタキシヤル成長層の表面から不純物イオンを
注入して不純物層を形成する際、不純物として浅
い準位のアクセプタと深いドナーの共注入の例を
述べたが、深いアクセプタのみの注入の場合にも
同様の効果が生じる。深い準位のアクセプタとし
てはバナジウム、クロム等がある。
エピタキシヤル成長層の表面から不純物イオンを
注入して不純物層を形成する際、不純物として浅
い準位のアクセプタと深いドナーの共注入の例を
述べたが、深いアクセプタのみの注入の場合にも
同様の効果が生じる。深い準位のアクセプタとし
てはバナジウム、クロム等がある。
（発明の効果）
上記のように本発明はFETのチヤネル下を流
れる電流を抑制して、高純度基板の使用時に問題
となる飽和特性の悪化を解決することができ高性
能のFETを高均一性で作製することができると
いう利点があり、GaAs集積回路に利用すること
ができる。
れる電流を抑制して、高純度基板の使用時に問題
となる飽和特性の悪化を解決することができ高性
能のFETを高均一性で作製することができると
いう利点があり、GaAs集積回路に利用すること
ができる。
第１図は本発明の一実施例の断面構造図、第３
図は炭素と酸素を注入していないFETのしきい
値電圧近傍での静特性を示した図、第２図は、炭
素と酸素を注入したFETのしきい値電圧近傍で
の静特性を示した図である。 １……半絶縁性のGaAs基板、１ａ……高純度
エピタキシヤル成長層、１ｂ……不純物層、２…
…n+形ソース領域、３……n+形のドレイン領域、
４……ｎ形の活性層領域、５……ソース電極、６
……ドレイン電極、７……ゲート電極。
図は炭素と酸素を注入していないFETのしきい
値電圧近傍での静特性を示した図、第２図は、炭
素と酸素を注入したFETのしきい値電圧近傍で
の静特性を示した図である。 １……半絶縁性のGaAs基板、１ａ……高純度
エピタキシヤル成長層、１ｂ……不純物層、２…
…n+形ソース領域、３……n+形のドレイン領域、
４……ｎ形の活性層領域、５……ソース電極、６
……ドレイン電極、７……ゲート電極。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも表面層が高純度の化合物半導体基
板を用意し、 その化合物半導体基板の表面から不純物イオン
を注入して不純物層を形成し、 その不純物層内にソース領域、ドレイン領域、
および活性領域を形成するようにした電界効果ト
ランジスタの製造方法において、 前記不純物が深い準位のアクセプタであるか、
又は浅い準位のアクセプタと深い準位のドナーと
の２種類であることを特徴とする電界効果トラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58162044A JPS6054479A (ja) | 1983-09-05 | 1983-09-05 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58162044A JPS6054479A (ja) | 1983-09-05 | 1983-09-05 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6054479A JPS6054479A (ja) | 1985-03-28 |
| JPH0226781B2 true JPH0226781B2 (ja) | 1990-06-12 |
Family
ID=15747021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58162044A Granted JPS6054479A (ja) | 1983-09-05 | 1983-09-05 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6054479A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153703A (en) * | 1988-03-14 | 1992-10-06 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US5229637A (en) * | 1988-03-14 | 1993-07-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2773425B2 (ja) * | 1990-11-21 | 1998-07-09 | 日本電気株式会社 | 電界効果トランジスタの製造方法 |
-
1983
- 1983-09-05 JP JP58162044A patent/JPS6054479A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6054479A (ja) | 1985-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0324782B2 (ja) | ||
| JPH0260063B2 (ja) | ||
| JPH0259624B2 (ja) | ||
| JPH01175265A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0137857B2 (ja) | ||
| US6083781A (en) | Method for manufacturing compound semiconductor field-effect transistors with improved DC and high frequency performance | |
| JPH0226781B2 (ja) | ||
| JPH07111976B2 (ja) | 半導体装置の製造方法 | |
| US5413947A (en) | Method for manufacturing a semiconductor device with an epitaxial void | |
| JP3034546B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JPH09172163A (ja) | 半導体装置の製造方法 | |
| JPH0349242A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH01286308A (ja) | ＧａＡｓ電界効果トランジスタの製造方法 | |
| JPS61239674A (ja) | 半導体導電層の形成方法 | |
| JPS60140875A (ja) | 半導体装置 | |
| JPS62259472A (ja) | 半導体装置 | |
| JP2716134B2 (ja) | 半導体トランジスタ | |
| JPS63219176A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04207040A (ja) | 半導体装置 | |
| JPH0147023B2 (ja) | ||
| JPH0758700B2 (ja) | 熱処理法 | |
| JPS62283674A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2000307100A (ja) | 電界効果半導体装置 | |
| JPS6251269A (ja) | 半導体装置 | |
| JPS60134480A (ja) | 半導体装置 |