JPS6061854A - 回路ブロツク間接続方式 - Google Patents
回路ブロツク間接続方式Info
- Publication number
- JPS6061854A JPS6061854A JP58168595A JP16859583A JPS6061854A JP S6061854 A JPS6061854 A JP S6061854A JP 58168595 A JP58168595 A JP 58168595A JP 16859583 A JP16859583 A JP 16859583A JP S6061854 A JPS6061854 A JP S6061854A
- Authority
- JP
- Japan
- Prior art keywords
- line
- bus
- control
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は、制御部と被制御部間の接続方式、例えば通信
制御処理装置における回線走査機構と回線接続部との接
続方式とその制御に関するものである。
制御処理装置における回線走査機構と回線接続部との接
続方式とその制御に関するものである。
（２）従来技術と問題点
第１図は１例として、従来の通信制御処理装置における
回線走査機構と回線接続部の接続方式を示す図であって
、１は通信制御処理装置、２は中央処理部、３．〜３ｎ
は回線走査機構、４１〜４ｎは回線接続部、５は通信回
線を表わしている。
回線走査機構と回線接続部の接続方式を示す図であって
、１は通信制御処理装置、２は中央処理部、３．〜３ｎ
は回線走査機構、４１〜４ｎは回線接続部、５は通信回
線を表わしている。
第１図におりて、回線走査ｍ構３Ｉ〜３ｎと回線接続部
４Ｉ〜４ｎはそれぞれ１台づつが対向する様に接続され
ている。
４Ｉ〜４ｎはそれぞれ１台づつが対向する様に接続され
ている。
この様な従来の方式では、収容回線数の増加などのため
回線走査機構や回線接続部の搭載数金増やそうとすると
、回線走査機構と回線接続部間のケーブル本数が多くな
って、簡潔な構造とすることが難しいと言う問題点があ
った。
回線走査機構や回線接続部の搭載数金増やそうとすると
、回線走査機構と回線接続部間のケーブル本数が多くな
って、簡潔な構造とすることが難しいと言う問題点があ
った。
（３）発明の目的
本発明は上記従来の問題点に鑑み、制御部（例えば回線
走査機構）や被制御部（例えば回線接続部）の増設が容
易で、簡潔な構造を採り得る制御部と被制御部の接続方
式を提供することを目的としている。
走査機構）や被制御部（例えば回線接続部）の増設が容
易で、簡潔な構造を採り得る制御部と被制御部の接続方
式を提供することを目的としている。
（４） 発明の構成
そして、この目的は本発明によれば特許請求の範囲に記
載のとおシ、制御部と被制御部とを有する論理処理装置
において、複数台の制御部と複数台の被制御部と全バス
により縦列接続し、バス上のデータを制御する同期信号
全項状に伝送させ、各制御部の動作の基本となる複数の
タイミングよシ構成される基本サイクルに関し、タイミ
ング単位の位相差を各制御部間で持たせ、該バス全時分
割に使用するよう構成するとともに、該同期信号に対応
して該制御部から被制御部アドレス及び被制御部への制
御データを該バス上に送出する手段、被制御部において
該同期信号に対応して該被制御部アドレス及び該制御デ
ータを受け取シ状態データをバス上に送出する手段、及
び該制御部においてもどって来た同期信号に対応して該
状態データを受取る手段を持つととを特徴とする（口）
路ブロック接続方式によシ達成される。
載のとおシ、制御部と被制御部とを有する論理処理装置
において、複数台の制御部と複数台の被制御部と全バス
により縦列接続し、バス上のデータを制御する同期信号
全項状に伝送させ、各制御部の動作の基本となる複数の
タイミングよシ構成される基本サイクルに関し、タイミ
ング単位の位相差を各制御部間で持たせ、該バス全時分
割に使用するよう構成するとともに、該同期信号に対応
して該制御部から被制御部アドレス及び被制御部への制
御データを該バス上に送出する手段、被制御部において
該同期信号に対応して該被制御部アドレス及び該制御デ
ータを受け取シ状態データをバス上に送出する手段、及
び該制御部においてもどって来た同期信号に対応して該
状態データを受取る手段を持つととを特徴とする（口）
路ブロック接続方式によシ達成される。
（５） 発明の実施例
第２図は本発明の１実施例を示すブロック図であって、
１′、２′、５′は第１図の１．２．５と同様であシ、
３′１〜３−は回線走査機構、４′８〜４′４は回線接
続部を表わしている。
１′、２′、５′は第１図の１．２．５と同様であシ、
３′１〜３−は回線走査機構、４′８〜４′４は回線接
続部を表わしている。
第２図に見られる様に本発明では、回線走査機構３／〜
３１．と回線接続部４′１〜４′４とをバスを介して縦
列接続している。該バスにより回線走査機構と回線接続
部との間のデータの授受全時分割で行なうが、このとき
、回線走査機構と回線接続装置の動作クロックの時間が
異なるため同期信号を伝達する信号線を設け（信号線上
の信号の遅延時□′間を考慮して環状に信号線を配量し
である）、この信号の制御によって、データをバスに送
出したシ、バス上のデータを取シ込んだシする。本方式
ではバスを時分割で使用するために回線走査機構を制御
するクロックを各回線走査機構ごとにスロットタイム時
間だけずらしている。この様にする事により回線走査機
構の内部から見た動作タイミングは従来の場合と同一で
済む。
３１．と回線接続部４′１〜４′４とをバスを介して縦
列接続している。該バスにより回線走査機構と回線接続
部との間のデータの授受全時分割で行なうが、このとき
、回線走査機構と回線接続装置の動作クロックの時間が
異なるため同期信号を伝達する信号線を設け（信号線上
の信号の遅延時□′間を考慮して環状に信号線を配量し
である）、この信号の制御によって、データをバスに送
出したシ、バス上のデータを取シ込んだシする。本方式
ではバスを時分割で使用するために回線走査機構を制御
するクロックを各回線走査機構ごとにスロットタイム時
間だけずらしている。この様にする事により回線走査機
構の内部から見た動作タイミングは従来の場合と同一で
済む。
第３図は本発明の１実施例の回線接続機構と回線接続部
との接続方式を示す図であって、３′Ｉ〜３′ｌと４／
、〜４′４は第２図と同様であり、６は共通制御部、７
は基本タイミング作成回路、８は信号線、９はバス線で
回線アドレスまたは回線接続部に送る回線データが乗シ
、１０はバス線で回線走査機構に送る回線データが来る
ものである。１１．１２．１３は制御タイミング信号を
供給する信号線で、信号線１１は制御タイミング信号Ｔ
ＭＩ 、信号線１２は制御タイミング信号ＴＭ２ 、信
号線１３は制御タイミング信号ＴＭ３を供給している。
との接続方式を示す図であって、３′Ｉ〜３′ｌと４／
、〜４′４は第２図と同様であり、６は共通制御部、７
は基本タイミング作成回路、８は信号線、９はバス線で
回線アドレスまたは回線接続部に送る回線データが乗シ
、１０はバス線で回線走査機構に送る回線データが来る
ものである。１１．１２．１３は制御タイミング信号を
供給する信号線で、信号線１１は制御タイミング信号Ｔ
ＭＩ 、信号線１２は制御タイミング信号ＴＭ２ 、信
号線１３は制御タイミング信号ＴＭ３を供給している。
これらの制御タイミング信号は共通制御部６内の基本タ
イミング作成回路７によｐ作シ出されるか該基本タイミ
ング作成回路は更にバスの制御用として同期信号（ＣＴ
ＬＯ）をも作成して信号線８に送出している。
イミング作成回路７によｐ作シ出されるか該基本タイミ
ング作成回路は更にバスの制御用として同期信号（ＣＴ
ＬＯ）をも作成して信号線８に送出している。
御制タイミング信号ＴＭＩ〜ＴＭ３はそれぞれ回線走査
機構３／、〜３−に送シ込まれるが、ＴＭＩとＴＭ２お
よびＴＭ２とＴＭ３の間ではそれぞれタイムスロット時
間の差を持たせてあシ、各回線走査機構の中で回線アド
レス（ＬＡＤＩ〜３）と回線接続部への制御データ（Ｄ
ＯＴ１〜３）をバスに送出するのに使用される。ＣＴＬ
Ｏ信号とＴＭＩ〜３信号は同期しているのでＬＡＤＩ
〜３およびＤＯＴ１〜３とＣＴＬ Ｏ信号は同期関係を
保持する。
機構３／、〜３−に送シ込まれるが、ＴＭＩとＴＭ２お
よびＴＭ２とＴＭ３の間ではそれぞれタイムスロット時
間の差を持たせてあシ、各回線走査機構の中で回線アド
レス（ＬＡＤＩ〜３）と回線接続部への制御データ（Ｄ
ＯＴ１〜３）をバスに送出するのに使用される。ＣＴＬ
Ｏ信号とＴＭＩ〜３信号は同期しているのでＬＡＤＩ
〜３およびＤＯＴ１〜３とＣＴＬ Ｏ信号は同期関係を
保持する。
回線接続部はＣＴＬＯ信号が信号＃３１８を通過するこ
とによシ遅延して出来た信号ＣＴＬＩＩ〜４を受けると
バス線９上の回線アドレス情報を読み出し、それが自己
の回線アドレスか否かを識別する。若し自己の回線アド
レスであれば次に来る制御データ（ＤＯＴＬ１〜４）を
受け取るか、あるいは、内部で演算後回線の制御を行な
う。回線からの受信データは回線接続部で保持された後
、ＣＴＬ工１〜５信号に同期してバス上に状態データと
して送出される。共通制御部から出て回線接続部を経て
回線走査機構に戻るＣＴＬυ信号は信号線８を通過する
ことによシ遅延してＣＴＬＲＩ〜３信号とカシ、これは
回線走査機構３′、〜３４がバス上の状態データ（ＤＩ
ＮＩ〜３）を受け取るためのタイミング信号となる。
とによシ遅延して出来た信号ＣＴＬＩＩ〜４を受けると
バス線９上の回線アドレス情報を読み出し、それが自己
の回線アドレスか否かを識別する。若し自己の回線アド
レスであれば次に来る制御データ（ＤＯＴＬ１〜４）を
受け取るか、あるいは、内部で演算後回線の制御を行な
う。回線からの受信データは回線接続部で保持された後
、ＣＴＬ工１〜５信号に同期してバス上に状態データと
して送出される。共通制御部から出て回線接続部を経て
回線走査機構に戻るＣＴＬυ信号は信号線８を通過する
ことによシ遅延してＣＴＬＲＩ〜３信号とカシ、これは
回線走査機構３′、〜３４がバス上の状態データ（ＤＩ
ＮＩ〜３）を受け取るためのタイミング信号となる。
第４図はタイムチャートであって、以上第３図に基いて
説明した信号のタイミング関係を表わしたものである。
説明した信号のタイミング関係を表わしたものである。
第４図においてＴ、〜Ｔ、は第３図の回線走査機構３′
１の内部タイミング、（Ｔｏ）〜（Ｔ、）は同じく回線
走査機構３５の内部タイミングである。また第２図およ
び第３図においては回線走査機構３台、回線接続部４台
の場合を示しているが、第４図に示したタイミングでの
動作によれば、回線走査機構と回線接続部をそれぞれ５
台づつ接続することが可能である。
１の内部タイミング、（Ｔｏ）〜（Ｔ、）は同じく回線
走査機構３５の内部タイミングである。また第２図およ
び第３図においては回線走査機構３台、回線接続部４台
の場合を示しているが、第４図に示したタイミングでの
動作によれば、回線走査機構と回線接続部をそれぞれ５
台づつ接続することが可能である。
（６）発明の効果
本発明の方式によれば、例えば通信制御処理装置におい
ては、回線走査機構と回線接続部を接続するケーブルは
搭載する回線走査機構や回線接続部の数に関係なく常に
１組を設けるのみで良いから、回線走査機構や回線接続
部の増設が容易に行なえる利点を有する。
ては、回線走査機構と回線接続部を接続するケーブルは
搭載する回線走査機構や回線接続部の数に関係なく常に
１組を設けるのみで良いから、回線走査機構や回線接続
部の増設が容易に行なえる利点を有する。
また、回線走査機構と回線接続部が非同期で動作する場
合でも同期信号線をループ状に設けであるので、データ
の送受時に線路上の信号の伝播に伴うタイミングのずれ
に係る制御の複雑性を回避し得る利点を有し、効果は大
である。
合でも同期信号線をループ状に設けであるので、データ
の送受時に線路上の信号の伝播に伴うタイミングのずれ
に係る制御の複雑性を回避し得る利点を有し、効果は大
である。
なお、本発明は、通信制御処理装置に限定されず、種々
の論理処理装置に適用可能である。
の論理処理装置に適用可能である。
第１図は従来の通信制御処理装置における回線走査機構
と回線接続部の接続方式を示す図、第２図は本発明の１
実施例を示すブロック図、第３図は本発明の１実施例の
回線接続機構と回線接続部との接続方式を示す図、第４
図はタイムチャートである。 １．１１・・・・・・・・・通信制御処理装置、２．２
′・・・・・・・・・中央処理部、３．〜ａｎ、ａ’１
〜３−・・・・・・・・・回線走査機構、４１〜４ｎ。 ４１、〜４１・・・・・・・・・回線接続部、５．５′
・・・・・・・・・通信回線、６・・・・・・・・・共
通制御部、７・・・・・・・・・基本タイミング作成回
路、８．１１．１２．１３・・・・・・・・・信号線、
９、ｌＯ・・・・・・・・・バス線 ！ 第 １ 図 第 ２目 ７ 第３画
と回線接続部の接続方式を示す図、第２図は本発明の１
実施例を示すブロック図、第３図は本発明の１実施例の
回線接続機構と回線接続部との接続方式を示す図、第４
図はタイムチャートである。 １．１１・・・・・・・・・通信制御処理装置、２．２
′・・・・・・・・・中央処理部、３．〜ａｎ、ａ’１
〜３−・・・・・・・・・回線走査機構、４１〜４ｎ。 ４１、〜４１・・・・・・・・・回線接続部、５．５′
・・・・・・・・・通信回線、６・・・・・・・・・共
通制御部、７・・・・・・・・・基本タイミング作成回
路、８．１１．１２．１３・・・・・・・・・信号線、
９、ｌＯ・・・・・・・・・バス線 ！ 第 １ 図 第 ２目 ７ 第３画
Claims (1)
- 制御部と被制御部とを有する論理処理装置において、複
数台の制御部と複数台の被制御部とをバスによシ縦列接
続し、バス上のデータを制御する同期信号を環状に伝送
させ、各制御部の動作の基本となる複数のタイミングよ
多構成される基本サイクルに関し、タイミング単位の位
相差を各制御部間で持たせ、該バスを時分割に使用する
よう措成するとともに、該同期信号に対応して該制御部
から被制御部アドレス及び被制御部への制御データを該
バス上に送出する手段、被制御部において該同期信号に
対応して該被制御部アドレス及び該制御データを受け取
シ状態データをバス上に送出する手段、及び該制御部に
おいてもどって来た同期信号に対応して該状態データを
受取る手段を持つことを特徴とする回路ブロック接続方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168595A JPS6061854A (ja) | 1983-09-13 | 1983-09-13 | 回路ブロツク間接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168595A JPS6061854A (ja) | 1983-09-13 | 1983-09-13 | 回路ブロツク間接続方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6061854A true JPS6061854A (ja) | 1985-04-09 |
Family
ID=15870962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58168595A Pending JPS6061854A (ja) | 1983-09-13 | 1983-09-13 | 回路ブロツク間接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6061854A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4990461A (ja) * | 1972-12-28 | 1974-08-29 |
-
1983
- 1983-09-13 JP JP58168595A patent/JPS6061854A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4990461A (ja) * | 1972-12-28 | 1974-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5708801A (en) | Apparatus and method for operating chips synchronously at speeds exceeding the bus speed | |
| CA1240399A (en) | Duplex controller synchronization circuit | |
| US5335337A (en) | Programmable data transfer timing | |
| CA2007644C (en) | Common bus control method | |
| US7149916B1 (en) | Method for time-domain synchronization across a bit-sliced data path design | |
| JPH11265313A (ja) | 記憶装置 | |
| JPS6061854A (ja) | 回路ブロツク間接続方式 | |
| JPH0731530B2 (ja) | 同期制御ｎｃ装置 | |
| US5969550A (en) | Method and apparatus for mutual synchronization of ASIC devices | |
| JP2504615B2 (ja) | 信号伝達タイミング制御方式 | |
| JP2511551B2 (ja) | 共通バス制御方式 | |
| JP2538682B2 (ja) | 基準クロック源自動切替え方式 | |
| JPS63237157A (ja) | デ−タ処理システム | |
| JPH01204169A (ja) | バス転送制御方式 | |
| JPS6163127A (ja) | 時分割多重変換装置 | |
| JPH1168726A (ja) | クロック切替え回路 | |
| JPH03174646A (ja) | 伝播信号処理装置及びプロセッサシステム | |
| JPH0438026A (ja) | 受信データ同期回路 | |
| JP2000174739A (ja) | データ転送方式およびデータ転送装置 | |
| JPH0395660A (ja) | 複数中央処理装置システムにおけるシステム時刻設定方式 | |
| JPH085379B2 (ja) | 電子連動装置 | |
| JPS6024497B2 (ja) | デ−タ転送方式 | |
| JPH04170830A (ja) | クロック同期型シリアルデータ伝送装置 | |
| JPS6044713B2 (ja) | デ−タ転送制御方式 | |
| JPH0263000B2 (ja) |