JPS62147771A - Ｇｔｏサイリスタの製造方法 - Google Patents
Ｇｔｏサイリスタの製造方法Info
- Publication number
- JPS62147771A JPS62147771A JP28898985A JP28898985A JPS62147771A JP S62147771 A JPS62147771 A JP S62147771A JP 28898985 A JP28898985 A JP 28898985A JP 28898985 A JP28898985 A JP 28898985A JP S62147771 A JPS62147771 A JP S62147771A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- gate
- defective
- gto thyristor
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はゲート領域とカソード領域とが複雑に入り組み
、かつ両者間に段差のあるＧＴＯ？イリスタの製造方法
（２関する。
、かつ両者間に段差のあるＧＴＯ？イリスタの製造方法
（２関する。
一般にＧＴＯサイリスタは、第３因に示すように順次導
電形の異なるｐｎｐｎＪ層構造を有し、そのｎエミツタ
層で形成されるカソード領域ｌとｐペース層で形成され
るゲート領域２との間には段差が存在する。カソード領
域１およびゲート領域′２（二はそれぞれアルミニウム
のような金属被覆よりなるカソード電ＷＡ３およびゲー
ト電極４が設けられ、カソード電流は例えばモリブデン
からなるカソード電極板５を１トン以上の圧力でカソー
ド電極に圧着すること（二よって取り出している。それ
故もしゲート領域上に６で示すような不良突起が存在す
るとゲート電画４とカソード電極３とが短絡してしまい
、ＧＴＯサイリスタはその機能を果さなくなる。ゲート
とカソード間に段差をつけるため（二は、先ずカソード
領域ｌ上に酸化膜をつけ、次Ｃニフオトエッチングによ
りカソード領域ｌ上に酸化膜のパターンを残丁。次いで
フッ酸−硝酸系のエツチング液で酸化膜パターンをマス
クにしてエツチングを行い、約３０μの深さにエツチン
グするという方法を一般（二とっている。この場合にフ
ォトマスクの欠陥等の理由でエツチングされるべきゲー
トのところに酸化膜が残存すると第３因に示すような突
起６が生ずることになるのである。このようなゲート上
の突起に選択的（＝電極を付けないようにすることは非
常に困難であり、また使用するフォトマスクの欠陥を皆
無にするこ・とも不可能である。したがって、なんらか
の方法で、この製造過程で発生する不良突起がカソード
電極板と接触しないようにする必要がある。
電形の異なるｐｎｐｎＪ層構造を有し、そのｎエミツタ
層で形成されるカソード領域ｌとｐペース層で形成され
るゲート領域２との間には段差が存在する。カソード領
域１およびゲート領域′２（二はそれぞれアルミニウム
のような金属被覆よりなるカソード電ＷＡ３およびゲー
ト電極４が設けられ、カソード電流は例えばモリブデン
からなるカソード電極板５を１トン以上の圧力でカソー
ド電極に圧着すること（二よって取り出している。それ
故もしゲート領域上に６で示すような不良突起が存在す
るとゲート電画４とカソード電極３とが短絡してしまい
、ＧＴＯサイリスタはその機能を果さなくなる。ゲート
とカソード間に段差をつけるため（二は、先ずカソード
領域ｌ上に酸化膜をつけ、次Ｃニフオトエッチングによ
りカソード領域ｌ上に酸化膜のパターンを残丁。次いで
フッ酸−硝酸系のエツチング液で酸化膜パターンをマス
クにしてエツチングを行い、約３０μの深さにエツチン
グするという方法を一般（二とっている。この場合にフ
ォトマスクの欠陥等の理由でエツチングされるべきゲー
トのところに酸化膜が残存すると第３因に示すような突
起６が生ずることになるのである。このようなゲート上
の突起に選択的（＝電極を付けないようにすることは非
常に困難であり、また使用するフォトマスクの欠陥を皆
無にするこ・とも不可能である。したがって、なんらか
の方法で、この製造過程で発生する不良突起がカソード
電極板と接触しないようにする必要がある。
本発明は、ＯＴＯサイリスタの製造過程で発生するゲー
ト領域上の不良突起を有効かつ容易に取り除く方法を提
供することを目的とするものである。
ト領域上の不良突起を有効かつ容易に取り除く方法を提
供することを目的とするものである。
本発明は、ＣＩＴＯサイリスタの表面をレジストで全面
保護した後、ゲート領域上の不良突起部分のレジストを
はがして霧出させ、エツチングによって不良突起上の金
属電極を除去し、次いで絶縁膜で保護することにより、
他の正常な箇所を損うことなくゲート・カソード両′市
極間の短絡を除くものである。
保護した後、ゲート領域上の不良突起部分のレジストを
はがして霧出させ、エツチングによって不良突起上の金
属電極を除去し、次いで絶縁膜で保護することにより、
他の正常な箇所を損うことなくゲート・カソード両′市
極間の短絡を除くものである。
次に本発明の実施例を口面について説明する。
第１図、第２図は本発明の製造工程を示すもので、第３
図と同等部分には同符号が付しである。
図と同等部分には同符号が付しである。
先ず第１図（二示すように、ＧＴＯｆイリスタの全面を
耐酸性のフォトレジスト７でコーディングし、全面に光
を照射してフォトレジストを硬化させる。次に鋭利な刃
物８で不良突起６上のレジストを取り除く。しかる後リ
ン酸−硝酸系のエツチング液でエツチングを行えば、不
良突起６上にあるアルミニウム電梅はエツチングさｎて
存在しなくなる。次いで第２因（二示すように、アルミ
ニウム電画が除かれ半尋体結晶の露出した上（ニポリイ
ミド樹脂のような絶縁保護膜９をつけることによってゲ
ート・カソード間の絶縁は完全なものになる。
耐酸性のフォトレジスト７でコーディングし、全面に光
を照射してフォトレジストを硬化させる。次に鋭利な刃
物８で不良突起６上のレジストを取り除く。しかる後リ
ン酸−硝酸系のエツチング液でエツチングを行えば、不
良突起６上にあるアルミニウム電梅はエツチングさｎて
存在しなくなる。次いで第２因（二示すように、アルミ
ニウム電画が除かれ半尋体結晶の露出した上（ニポリイ
ミド樹脂のような絶縁保護膜９をつけることによってゲ
ート・カソード間の絶縁は完全なものになる。
本発明においては、ゲート領域の不良突起上にある柔ら
かいレジストを除くことは容易かつ確実に行うことがで
き、不良突起そのものも切削のような機械的な方法では
なく化学的にエツチングを行うことによって除去するも
のであるから他の箇所を傷つけることなく容易に不良部
分を取り除くことができる。
かいレジストを除くことは容易かつ確実に行うことがで
き、不良突起そのものも切削のような機械的な方法では
なく化学的にエツチングを行うことによって除去するも
のであるから他の箇所を傷つけることなく容易に不良部
分を取り除くことができる。
第１図、第２図は本発明の製造工程な示す断面図、第３
図はゲート領域（二不良芙起を有するＧＴＯサイリスタ
の断面図である。 ｌ・・・ カソード領域、 ２・・・ゲート領域、３・
・・ カソード領域、 ４・・・ゲート領域、 ５・
・・カソード電極板、 ６・・・不良突起、 ７・・
・フォトレジスト、 ８・・・刃物、 ９・・・絶
縁保護膜。 第３図
図はゲート領域（二不良芙起を有するＧＴＯサイリスタ
の断面図である。 ｌ・・・ カソード領域、 ２・・・ゲート領域、３・
・・ カソード領域、 ４・・・ゲート領域、 ５・
・・カソード電極板、 ６・・・不良突起、 ７・・
・フォトレジスト、 ８・・・刃物、 ９・・・絶
縁保護膜。 第３図
Claims (1)
- 【特許請求の範囲】 １）表面をレジストで全面保護した後、ゲート上の不良
突起部分のレジストを除去して金属電極を露出させ、エ
ッチングによつて不良突起上の金属電極を取り除くこと
を特徴とするＧＴＯサイリスタの製造方法。 ２）特許請求の範囲第１項記載の製造方法において、金
属電極を取り除いた部分を絶縁物で保護することを特徴
とするＧＴＯサイリスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28898985A JPS62147771A (ja) | 1985-12-20 | 1985-12-20 | Ｇｔｏサイリスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28898985A JPS62147771A (ja) | 1985-12-20 | 1985-12-20 | Ｇｔｏサイリスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62147771A true JPS62147771A (ja) | 1987-07-01 |
Family
ID=17737397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28898985A Pending JPS62147771A (ja) | 1985-12-20 | 1985-12-20 | Ｇｔｏサイリスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62147771A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03218643A (ja) * | 1989-11-17 | 1991-09-26 | Toshiba Corp | 大電力用半導体装置 |
-
1985
- 1985-12-20 JP JP28898985A patent/JPS62147771A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03218643A (ja) * | 1989-11-17 | 1991-09-26 | Toshiba Corp | 大電力用半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027175B2 (ja) | ||
| JPS62147771A (ja) | Ｇｔｏサイリスタの製造方法 | |
| JPS58194334A (ja) | 薄膜の形成方法 | |
| JPS58143527A (ja) | 半導体装置の製造方法 | |
| JP3661284B2 (ja) | 電子回路基板の製造方法 | |
| KR920006186B1 (ko) | 배선용 콘택홀 형성방법 | |
| JP2002141762A (ja) | 弾性表面波フィルタの製造方法 | |
| JPH0263292B2 (ja) | ||
| JPS61113257A (ja) | 半導体装置の製造方法 | |
| JPS62171143A (ja) | 多層配線法 | |
| KR100202657B1 (ko) | 트랜지스터의 제조방법 | |
| JPS5927409A (ja) | 電極の形成方法 | |
| JPS61125015A (ja) | 半導体装置の製造方法 | |
| JPS60254731A (ja) | 半導体装置の製造方法 | |
| JPH05304129A (ja) | シリコン酸化膜ドライエッチングの後処理方法 | |
| JPS6056287B2 (ja) | 半導体装置の製造方法 | |
| JPH09330908A (ja) | 半導体装置の製造方法 | |
| JPH01214026A (ja) | メサ構造のエッチング方法 | |
| JPS58120A (ja) | 半導体装置の製造方法 | |
| JPS6022501B2 (ja) | 半導体装置の製造方法 | |
| JPS63308958A (ja) | 半導体装置の製造方法 | |
| JPS6232617A (ja) | 半導体装置およびその製造方法 | |
| JPH04243130A (ja) | エッチング処理方法 | |
| JPH01119019A (ja) | 半導体装置の製造方法 | |
| JPH042135A (ja) | 自己整合型薄膜トランジスタマトリクスの製造方法 |